[发明专利]利用自组装分子制造光掩模的方法无效
| 申请号： | 200910006032.1 | 申请日： | 2009-01-22 |
| 公开（公告）号： | CN101562130A | 公开（公告）日： | 2009-10-21 |
| 发明（设计）人： | 柳振镐 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | H01L21/027 | 分类号： | H01L21/027;G03F7/26;H01L21/768 |
| 代理公司： | 北京集佳知识产权代理有限公司 | 代理人： | 刘继富;顾晋伟 |
| 地址： | 韩国京畿*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及利用自组装分子制造光掩模的方法，包括：在透明衬底上形成光阻挡层和在所述光阻挡层上形成硬掩模图案。所述硬掩模图案暴露出光阻挡层的一部分。所述方法还包括在硬掩模图案上沉积自组装分子(SAM)层。所述SAM层覆盖硬掩模图案和暴露的光阻挡层的一部分。所述方法还包括：在没有被沉积的SAM层覆盖的光阻挡层的暴露部分上形成抗蚀剂层图案。所述方法还包括移除SAM层以暴露出硬掩模图案和光阻挡层，和利用硬掩模图案和抗蚀剂层图案蚀刻光阻挡层以形成光掩模。此外，所述方法还包括移除硬掩模图案和抗蚀剂层图案。所公开的方法允许利用常规设备和材料制造半导体器件中的精细图案。 | ||
| 搜索关键词： | 利用 组装 分子 制造 光掩模 方法 | ||
【主权项】：
1.一种制造光掩模的方法，所述方法包括：在透明衬底上形成光阻挡层；在所述光阻挡层上形成硬掩模图案，所述硬掩模图案暴露出所述光阻挡层的一部分；在所述硬掩模图案上沉积自组装分子(SAM)层，所述SAM层覆盖所述硬掩模图案和所述暴露的光阻挡层的一部分；在没有被所述沉积的SAM层覆盖的所述光阻挡层的暴露部分上形成抗蚀剂层图案；移除所述SAM层以暴露出所述硬掩模图案和所述光阻挡层；采用所述硬掩模图案和所述抗蚀剂层图案蚀刻所述光阻挡层以形成所述光掩模；和，移除所述硬掩模图案和所述抗蚀剂层图案。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910006032.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种治疗风湿性坐骨神经痛的药酒
- 下一篇：主动性液压心室贴附支持系统
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
