[发明专利]数字延迟锁相环有效
| 申请号： | 200910045944.X | 申请日： | 2009-01-22 |
| 公开（公告）号： | CN101789783A | 公开（公告）日： | 2010-07-28 |
| 发明（设计）人： | 郑佳鹏;鲁雪晴;李伟;王阳元 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H03L7/08 | 分类号： | H03L7/08 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 屈蘅;李时云 |
| 地址： | 20120*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种数字延迟锁相环，包括从模块和主模块，所述从模块包括粗延迟单元、精延迟单元和多路选择器，所述主模块包括：振荡环，用以产生振荡的时钟信号；内部延迟补偿单元，用以补偿所述从模块中的精延迟单元的固有延迟和多路选择器延迟的时间；数字控制单元，用以在若干参考时钟周期内，产生使能信号，对所述振荡环产生振荡的时钟信号进行计数并根据计数得到的值将参考时钟的周期数字化。本发明提供的数字延迟锁相环通过改变在数字控制单元中的计数器，并对振荡信号进行计数并解码，把参考时钟的周期数字化，增加控制单元中的计数器一个位(bit)，工作范围即可增大一倍，从而增大了数字延迟锁相环的工作频率范围。 | ||
| 搜索关键词： | 数字 延迟 锁相环 | ||
【主权项】：
一种数字延迟锁相环，包括从模块和主模块，所述主模块接收参考时钟信号并进行处理，得出控制信号给从模块，所述从模块包括粗延迟单元、精延迟单元和多路选择器，其特征在于，所述主模块包括：振荡环，用以产生振荡的时钟信号；内部延迟补偿单元，用以补偿所述从模块中的精延迟单元的固有延迟和多路选择器延迟的时间；数字控制单元，用以在若干参考时钟周期内，产生使能信号，对所述振荡环产生振荡的时钟信号进行计数并根据计数得到的值将参考时钟的周期数字化。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910045944.X/，转载请声明来源钻瓜专利网。
- 上一篇：低密度奇偶校验码的解码方法及其电路
- 下一篇：传输线驱动电路
