[发明专利]单频网广播中前向纠错编码状态同步系统无效
申请号: | 200910048235.7 | 申请日: | 2009-03-26 |
公开(公告)号: | CN101521560A | 公开(公告)日: | 2009-09-02 |
发明(设计)人: | 归琳;李岩;陆靖侃;支琤;马文峰 | 申请(专利权)人: | 上海交通大学 |
主分类号: | H04L1/00 | 分类号: | H04L1/00;H04N7/24 |
代理公司: | 上海交达专利事务所 | 代理人: | 王锡麟;王桂忠 |
地址: | 200240*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及一种信息技术领域的单频网广播中前向纠错编码状态同步系统,包括使能延时模块和码流选择模块。使能延时模块的使其输出的FEC同步使能信号对应进入码流选择模块的码流位置和同步器输出FEC同步使能对应的是同一个码流位置。码流选择模块在使能信号出现的时候,根据FEC寄存器的状态选择相应的预置序列输出,在使能信号没有出现的时候,直接输出前面字节交织模块输入的码流(直通)。这样编码器的状态就在各个同步发射站实现了同步。本发明不会引起或者只会引起非常微小的系统抗误码性能的下降,不需要在适配器添加预编码器和引入预编码延时。 | ||
搜索关键词: | 单频网 广播 纠错 编码 状态 同步 系统 | ||
【主权项】:
1、一种单频网广播中前向纠错编码状态同步系统,其特征在于包括两个子模块:使能延时模块和码流选择模块,其中:所述使能延时模块接收同步器输出的FEC同步使能,将随机化模块、RS编码模块和字节交织模块的RAM的读地址作为输入,输出延时后的FEC同步使能信号,使能延时模块使其输出的FEC同步使能信号对应进入码流选择模块的码流位置和同步器输出FEC同步使能对应的是同一个码流位置;所述码流选择模块接收字节交织输出的码流,将FEC的寄存器状态和使能延时输出的使能信号为输入,向FEC编码器输出码流,码流选择模块在使能信号出现的时候,根据FEC寄存器的状态选择相应的预置序列输出,在使能信号没有出现的时候,直接输出前面字节交织模块输入的码流。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海交通大学,未经上海交通大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200910048235.7/,转载请声明来源钻瓜专利网。
- 上一篇:用于按呼叫付费服务的呼叫滥用预防
- 下一篇:引起或诱导免疫应答的方法