[发明专利]数字基带芯片Gptimer模块自动测试电路结构、测试平台及方法有效
| 申请号： | 200910052351.6 | 申请日： | 2009-06-02 |
| 公开（公告）号： | CN101907682A | 公开（公告）日： | 2010-12-08 |
| 发明（设计）人： | 徐侃 | 申请（专利权）人： | 上海摩波彼克半导体有限公司 |
| 主分类号： | G01R31/317 | 分类号： | G01R31/317 |
| 代理公司： | 上海智信专利代理有限公司 31002 | 代理人： | 王洁;郑暄 |
| 地址： | 201204 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种数字基带芯片Gptimer模块自动测试电路结构、测试平台及方法，电路结构包括数字基带芯片中的通用输入输出GPIO端口，其中数字基带芯片中的Gptimer模块与通用输入输出GPIO端口连接。测试平台包括测试主机和ARM仿真器，测试主机通过ARM仿真器与自动测试电路结构连接。方法包括对Gptimer模块复位、配置成GPTO模式、初始化通道并配置时间触发模式和触发周期、将GPIO端口使能并配置成输入模式、读取各GPIO端口寄存器值将有效数据右移组合成连续比特位、比较原始数据与读取到的有效数据。采用该种电路结构、测试平台及方法，有效提高了测试可移植性、通用性和可靠性，电路结构简单，测试过程方便快捷，工作性能稳定可靠，适用范围较为广泛。 | ||
| 搜索关键词： | 数字 基带 芯片 gptimer 模块 自动 测试 电路 结构 平台 方法 | ||
【主权项】：
一种数字基带芯片中Gptimer定时器模块的自动测试电路结构，包括数字基带芯片中的通用输入输出GPIO端口，其特征在于，所述的数字基带芯片中的Gptimer模块与所述的通用输入输出GPIO端口相连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海摩波彼克半导体有限公司，未经上海摩波彼克半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910052351.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种基于无线传感器网络的芦柑生长环境监测系统
- 下一篇：套片式换热器的散热片
