[发明专利]减少码分多址接收机扩频序列同步时间的方法

摘要

一种减少码分多址接收机扩频序列同步时间的方法，采用分段累加接收机内相关器中的累加器长度，用以扩大接收机相关器最大频差容限；将接收机内相关器中的累加器长度N分成至少2级N1、N2，并使N＝N1×N2，N1≥N2＞1；采用本发明提供的方法可以使接收机相关器的最大频差容限提高N2倍，扩大接收机本振扫频时频率步级范围，减少频率步级数，从而大大减少接收机扩频序列的同步时间。采用本发明的方法获得的一次全程扩频码捕获时间T由T≈27.3秒减少到T≈1.7秒，因此大大减少了码分多址接收机扩频码的同步时间。

主权项

1.一种减少码分多址接收机扩频序列同步时间的方法，其特征在于采用分段累加接收机内相关器中的累加器长度，用以扩大接收机相关器最大频差容限；将接收机内相关器中的累加器长度N分成至少2级累加器的长度为N1、N2，并使N＝N1×N2，N1≥N2＞1；接收机通过相关器后输出值P为：$P=\underset{N2}{\mathrm{\Σ}}\sqrt{{\left(\underset{N1}{\mathrm{\Σ}}I\left(1\right)\right)}^2+{\left(\underset{N1}{\mathrm{\Σ}}Q\left(1\right)\right)}^2}+\underset{N2}{\mathrm{\Σ}}\sqrt{{\left(\underset{N1}{\mathrm{\Σ}}I\left(2\right)\right)}^2{\left(\underset{N1}{\mathrm{\Σ}}Q\left(2\right)\right)}^2}$上式中：I、Q为输入接收机内的输入信号与接收机本地数控振荡器产生的正交载波信号相乘，其结果通过低通滤波器滤除高频分量后形成的正交基带信号；I(1)、Q(1)为正交基带信号I、Q进入相关器内与本地产生的第I路扩频序列(PN1)经过二进制加法器进行二进制加法运算后所产生的正交基带信号二进制函数；I(2)、Q(2)为正交基带信号I、Q进入相关器内与本地产生的第Q路扩频序列(PN2)经过二进制加法器进行二进制加法运算后所产生的正交基带信号二进制函数。