[发明专利]形成交替的P型和N型单晶硅结构的方法有效
申请号: | 200910057250.8 | 申请日: | 2009-05-13 |
公开(公告)号: | CN101887847A | 公开(公告)日: | 2010-11-17 |
发明(设计)人: | 肖胜安 | 申请(专利权)人: | 上海华虹NEC电子有限公司 |
主分类号: | H01L21/20 | 分类号: | H01L21/20;H01L21/316;H01L21/311;H01L21/302;H01L21/22;H01L21/337 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 周赤 |
地址: | 201206 上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种形成交替的P型和N型单晶硅结构的方法,该方法先在沟槽中淀积一层高掺杂浓度的P型单晶硅或P型多晶硅,然后采用扩散工艺将P型杂质扩散到沟槽的侧壁和底部从而在沟槽的侧壁和/或底部形成P型层,最后将所淀积的P型单晶硅或P型多晶硅氧化为为二氧化硅。本发明所述方法降低了传统的P型外延方法对外延或淀积工艺的工艺要求,还可以得到无缝的沟槽填充效果,从而提高采用此种工艺的半导体器件的可靠性。 | ||
搜索关键词: | 形成 交替 单晶硅 结构 方法 | ||
【主权项】:
一种形成交替的P型和N型单晶硅结构的方法,其特征是,所述交替的P型和N型单晶硅结构是在N型硅外延层和/或N型重掺杂硅衬底上形成的P型层,所述P型层是指由P型单晶硅所构成的一沟槽的侧壁和/或底部;所述方法包括如下步骤:第1步,在N型重掺杂硅衬底上具有一层N型外延层,其上热氧化生长或淀积有一层二氧化硅,其上再淀积有一层介质层;第2步,在硅片上已刻蚀一沟槽,穿过介质层、二氧化硅层、部分或全部外延层,沟槽底部位于外延层或硅衬底;第3步,在沟槽中淀积一层高掺杂浓度的P型单晶硅或P型多晶硅;第4步,采用扩散工艺将P型单晶硅或P型多晶硅中的P型杂质扩散到沟槽的侧壁和底部,使沟槽的侧壁和/或底部由原来的N型单晶硅变为P型单晶硅从而形成一P型层;第5步,去除硅片表面的介质层;第6步,采用干法刻蚀工艺反刻硅片表面的二氧化硅直至刻蚀到外延层;第7步,在硅片表面淀积一层不掺杂的无定型硅、或不掺杂的多晶硅、或介质、或其三者的任意结合;第8步,去除外延层之上的不掺杂的无定型硅、或不掺杂的多晶硅、或介质、或其三者的任意结合。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司,未经上海华虹NEC电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200910057250.8/,转载请声明来源钻瓜专利网。
- 上一篇:单张印刷机的片材导入装置
- 下一篇:钻头
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造