[发明专利]一种时分多通道LAPD处理器及其设计方法有效
| 申请号： | 200910073446.6 | 申请日： | 2009-12-17 |
| 公开（公告）号： | CN101764797A | 公开（公告）日： | 2010-06-30 |
| 发明（设计）人： | 张成文;王彬;金桂保;何云欢;周立民;张强 | 申请（专利权）人： | 哈尔滨侨航通信设备有限公司 |
| 主分类号： | H04L29/06 | 分类号： | H04L29/06;H04L1/00;H04W80/02 |
| 代理公司： | 哈尔滨市哈科专利事务所有限责任公司 23101 | 代理人： | 崔东辉 |
| 地址： | 150028 黑龙江省*** | 国省代码： | 黑龙江;23 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种存储资源占用和应用灵活性上都有明显优势的时分多通道LAPD处理器及其设计方法。它是由时分多通道LAPD处理器发送单元、时分多通道LAPD处理器接收单元、通道状态参数存储区、线路端发送乒乓缓存区、线路端接收乒乓缓存区和线路端数据传输单元组成的，系统端接收缓存区连接时分多通道LAPD处理器接收单元，通道配置寄存器分别连接时分多通道LAPD处理器发送单元，所述的设计方法包括初始化、乒/乓数据缓存结构处理等。本发明系统处理时延小，采用整帧分割处理的方式，大大降低了系统的处理时延。在不使用外扩存储器的情况下，使系统容量增加到256个通道。 | ||
| 搜索关键词： | 一种 时分 通道 lapd 处理器 及其 设计 方法 | ||
【主权项】：
一种基于FPGA的时分多通道LAPD处理器，它是由系统端总线接口单元、系统端发送缓存区、系统端接收缓存区、通道配置寄存器、时分多通道LAPD处理器发送单元、时分多通道LAPD处理器接收单元、通道状态参数存储区、线路端发送乒乓缓存区、线路端接收乒乓缓存区和线路端数据传输单元组成的，其特征在于：系统端总线接口单元分别连接系统端发送缓存区、系统端接收缓存区和通道配置寄存器，系统端发送缓存区连接时分多通道LAPD处理器发送单元，系统端接收缓存区连接时分多通道LAPD处理器接收单元，通道配置寄存器分别连接时分多通道LAPD处理器发送单元、时分多通道LAPD处理器接收单元，通道状态参数存储区连接时分多通道LAPD处理器发送单元和时分多通道LAPD处理器接收单元，时分多通道LAPD处理器发送单元连接线路端发送乒乓缓存区，时分多通道LAPD处理器接收单元连接线路端接收乒乓缓存区，线路端发送乒乓缓存区和线路端接收乒乓缓存区分别连接线路端数据传输单元。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于哈尔滨侨航通信设备有限公司，未经哈尔滨侨航通信设备有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910073446.6/，转载请声明来源钻瓜专利网。
