[发明专利]一种全数字的开关电容sigma-delta调制器可测性设计电路及方法

摘要

本发明涉及一种全数字的开关电容sigma-delta调制器可测性设计(DFT)方法，包括：根据已设计的待测sigma-delta调制器结构进行修改，在进行测试时，原始的输入端连接到Gnd；复用待测sigma-delta调制器本身包含的一位反馈DAC，将其重新配置为三个输出级Vref+、Gnd和Vref-；由量化器数字输出(D0)与施加的数字激励(Ds)之差决定该反馈DAC的输出，并通过分析数字激励及量化器数字输出测得待测sigma-delta调制器的性能。本发明还提出一种对应的DFT电路。本发明的技术方案提供了一种全数字的开关电容sigma-delta调制器DFT方法，不需要采用昂贵的模拟激励源测试调制器，测试成本很低，测试时间较短，具有at-speed测试能力，能够有效地降低产品time-to-market时间。

主权项

一种全数字的开关电容sigma-delta调制器可测性设计电路，其特征在于，该电路包括：输入端开关(S2)，设置于待测sigma-delta调制器的输入端，用于在进行测试时将输入信号切换至新增的接地Gnd端；三向参考电平开关(S1)，设置于所述待测sigma-delta调制器的第一级积分器参考电平输入端，与所述参考电平中新增的接地端对应；数字激励输入端口，用于输入数字激励(Ds)；数字加法器模块(Add)，计算所述待测sigma-delta调制器的量化器数字输出(D0)与数字激励(Ds)之差；在测试模式下利用所述数字加法器模块(Add)的输出决定所述第一级积分器的参考电平开关(S1)的连接状态，进而通过分析所述数字激励及量化器数字输出测得所述待测sigma-delta调制器的性能。