[发明专利]一种减轻集成电路老化和降低泄漏功耗的门替换方法

摘要

本发明提出一种同时减轻集成电路老化和降低泄漏功耗的门替换技术，属于集成电路设计技术领域，其特征在于，在不影响电路性能的前提下，增加很少量的额外功耗和面积，以及电路设计时候的少量计算机仿真运算时间，通过在电路中替换一部分逻辑门，使得在电路闲置处于睡眠状态时，达到同时减轻电路老化和降低泄漏功耗的目的。

主权项

1、一种同时减轻集成电路老化和降低泄漏功耗的门替换方法，其特征在于，所述方法是一种在基准测试电路上利用计算机进行仿真设计的方法，其步骤依次为：步骤(1)，向所述计算机输入对所述基准测试电路进行测试时用的测试信号拓扑序列；步骤(2)，按所述拓扑信号序列访问所述基准测试电路中关键路径上的每一个与非门逻辑，简称关键逻辑门，找出直接影响该基准测试电路延时的那些所述关键逻辑门；步骤(3)，判断在所述关键路径上，该关键逻辑门的前一个门(G1)的输出：若：所述前一个门(G1)的输出为“0”，则：同一个在输入端增加了睡眠信号sleep的替换门(G1’)替换该前一个门(G1)，以便在所述基准测试电路闲置时能使该替换门(G1’)的输出变为“1”，使负偏置温度不稳定性NBTI引起的老化降低，并记录下所有用于替换的门。若：所述前一个门(G1)的输出是“1”，则：放弃替换所述的前一个门(G1)，再访问下一个所述关键逻辑门；步骤(4)，考虑非关键逻辑门的替换：按所述拓扑信号序列重新访问所述集成测试电路中的每一个门，找出那些即使被替换后也不影响所述关键路径上的逻辑值的那些非关键逻辑门(G)，用一个在输入端增加了睡眠信号sleep的替换门(G’)替换所述的非关键逻辑门(G)，以降低泄漏功耗。