[发明专利]半导体集成电路及其布局方法无效
| 申请号： | 200910129915.1 | 申请日： | 2009-04-01 |
| 公开（公告）号： | CN101552261A | 公开（公告）日： | 2009-10-07 |
| 发明（设计）人： | 伊藤智和 | 申请（专利权）人： | 恩益禧电子股份有限公司 |
| 主分类号： | H01L23/528 | 分类号： | H01L23/528;H01L21/768;H01L21/66;G01R31/28;G05B19/418 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 孙志湧;穆德骏 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体集成电路及其布局方法。一种半导体集成电路，包括：第一通路-接触，构造成连接为第一互连层提供的第一互连图案和为第二互连层提供的第二互连图案；以及第二通路-接触，构造成连接为第一互连层提供的第三互连图案和第二互连图案。冗余互连图案形成在第一互连层中，并且被构造成连接第一互连图案和第三互连图案以在第二互连图案上方重叠。 | ||
| 搜索关键词： | 半导体 集成电路 及其 布局 方法 | ||
【主权项】：
1.一种半导体集成电路，包括：第一通路-接触，其构造成连接为第一互连层提供的第一互连图案和为第二互连层提供的第二互连图案；第二通路-接触，其构造成连接为所述第一互连层提供的第三互连图案和所述第二互连图案；以及冗余互连图案，其形成在所述第一互连层中，并且被构造成连接所述第一互连图案和所述第三互连图案，以重叠在所述第二互连图案的上方。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于恩益禧电子股份有限公司，未经恩益禧电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910129915.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种便于分拆的面包机烤架
- 下一篇：调味包架
