[发明专利]基于时间压力的时间确定性数据交换装置无效

专利信息
申请号: 200910133454.5 申请日: 2008-04-03
公开(公告)号: CN101527687A 公开(公告)日: 2009-09-09
发明(设计)人: 杨俊;陈建云;钟小鹏;王跃科;明德祥;黄飞;乔纯捷;杨建伟 申请(专利权)人: 中国人民解放军国防科学技术大学
主分类号: H04L12/56 分类号: H04L12/56
代理公司: 湖南兆弘专利事务所 代理人: 赵 洪
地址: 410073湖南省长沙市砚瓦池正街47号中*** 国省代码: 湖南;43
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种基于时间压力的时间确定性数据交换装置,它包括交换模块、时间模块、存储单元、PHY器件组,时间模块与交换模块的输入端相连,PHY器件组与交换模块的输出端相连,所述交换模块包括交换单元、用来与时间模块相连的时间单元以及用来与PHY器件相连的若干个MAC,所述交换单元的输入端口和输出端口之间包括若干组依次相连的输入控制器、输入调度器和输出调度器,输入调度器与输出调度器之间设有缓存交叉链路单元,所述存储单元包括与每个输入端口对应相连的VOQ队列单元以及与每个输出端口唯一对应相连的调度链表单元和时延链表单元。本发明能够实现了多个交换设备之间交换时延的动态协调、能够保证数据端到端传输时延的确定性和一致性、从而提高整体传输效率和稳定性。
搜索关键词: 基于 时间 压力 确定性 数据 交换 装置
【主权项】:
1、一种基于时间压力的时间确定性数据交换装置,其特征在于:它包括交换模块、时间模块、存储单元、PHY器件组,时间模块与交换模块的输入端相连,PHY器件组与交换模块的输出端相连,所述交换模块包括交换单元、用来与时间模块相连的时间单元以及用来与PHY器件相连的若干个MAC,所述交换单元的输入端口和输出端口之间包括若干组依次相连的输入控制器、输入调度器和输出调度器,输入调度器与输出调度器之间设有缓存交叉链路单元,所述存储单元包括与每个输入端口对应相连的VOQ队列单元以及与每个输出端口唯一对应相连的调度链表单元和时延链表单元。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国人民解放军国防科学技术大学,未经中国人民解放军国防科学技术大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200910133454.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top