[发明专利]具有省电控制的展频时钟产生电路有效
| 申请号： | 200910134451.3 | 申请日： | 2009-04-15 |
| 公开（公告）号： | CN101867356A | 公开（公告）日： | 2010-10-20 |
| 发明（设计）人： | 詹前煜;谢宗轩 | 申请（专利权）人： | 瑞鼎科技股份有限公司 |
| 主分类号： | H03K3/86 | 分类号： | H03K3/86;H03K5/13 |
| 代理公司： | 北京康信知识产权代理有限责任公司 11240 | 代理人： | 余刚;张英 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种具有省电控制的时钟展频产生电路，用于将输入时钟信号展频成输出时钟信号，包括：时钟延迟链模块、时钟选择及输出单元以及控制单元。时钟延迟链模块，包括多个时钟延迟链，用于产生多个延迟时钟信号。控制单元依据输出时钟信号产生多个计数器信号以及依据这些计数器信号产生多个省电控制信号。时钟选择及输出单元依据这些计数器信号，选择性地将这些延迟时钟信号组合以产生输出时钟信号。时钟延迟链模块依据省电控制信号选择性地开启这些时钟延迟链。这样，可有效产生展频的输出时钟信号及达到省电的目的。 | ||
| 搜索关键词： | 具有 控制 时钟 产生 电路 | ||
【主权项】：
一种时钟展频产生电路，用于将输入时钟信号展频成输出时钟信号，所述时钟展频产生电路包括：时钟延迟链模块，包括多个时钟延迟链，各个时钟信号延迟链包括多个延迟单元，所述时钟延迟链模块用于将所述输入时钟信号延迟以产生延迟时钟信号群，所述延迟时钟信号群包括多个延迟时钟信号；时钟选择及输出单元，用于选择性地根据所述延迟时钟信号群，产生所述输出时钟信号；控制单元，耦接至所述时钟延迟链模块及所述时钟选择及输出单元，所述控制单元依据所述输出时钟信号产生多个计数器信号以及依据所述多个计数器信号产生多个省电控制信号，其中，所述时钟选择及输出单元依据所述多个计数器信号，将所述多个延迟时钟信号组合成所述输出时钟信号，其中，所述时钟延迟链模块依据所述多个省电控制信号选择性地开启所述多个时钟延迟链。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞鼎科技股份有限公司，未经瑞鼎科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910134451.3/，转载请声明来源钻瓜专利网。
- 上一篇：基于FPGA的线性调频信号实现方法
- 下一篇：一种矿用本安电源装置
