[发明专利]电子部件及其制造方法有效
| 申请号： | 200910142735.7 | 申请日： | 2009-06-02 |
| 公开（公告）号： | CN101599446A | 公开（公告）日： | 2009-12-09 |
| 发明（设计）人： | 上田知史;宓晓宇;高桥岳雄 | 申请（专利权）人： | 富士通媒体部品株式会社;富士通株式会社 |
| 主分类号： | H01L21/60 | 分类号： | H01L21/60;H01L21/48;H01L23/15;H01L23/498;H01L23/13;H01F37/00 |
| 代理公司： | 北京三友知识产权代理有限公司 | 代理人： | 黄纶伟 |
| 地址： | 日本神*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种电子部件及其制造方法。其目的在于提高使用了多层陶瓷基板的电子部件的制造成品率。该电子部件的制造方法的特征在于，该制造方法具有以下步骤：在层叠的生片(30a～30c)的下表面印刷与内部配线(22)电连接的导体图案(24)的步骤；在最下层的生片(30c)的下表面重叠在与导体图案(24)对应的区域形成有开口部(32)的开口生片(30d)的步骤；在层叠方向上对重叠有开口生片(30d)的层叠生片(30)进行加压的步骤；通过将层叠生片(30)和导体图案(24)一起焙烧来形成多层陶瓷基板(40)的步骤；以及在多层陶瓷基板(40)的上表面设置与内部配线(22)电连接的电子元件的步骤。 | ||
| 搜索关键词： | 电子 部件 及其 制造 方法 | ||
【主权项】：
1.一种电子部件的制造方法，其特征在于，该制造方法具有以下步骤：在层叠的生片的第一主面上印刷与内部配线电连接的导体图案的步骤；将在与所述导体图案对应的区域中形成有开口部的开口生片重叠在所述第一主面上的步骤；在层叠方向上对重叠有所述开口生片的层叠生片进行加压的步骤；通过将所述层叠生片和所述导体图案一起焙烧来形成多层陶瓷基板的步骤；以及在所述多层陶瓷基板的与所述第一主面相反侧的第二主面上设置与所述内部配线电连接的电子元件的步骤。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通媒体部品株式会社;富士通株式会社，未经富士通媒体部品株式会社;富士通株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910142735.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
