[发明专利]数据输入/输出电路无效
申请号: | 200910146400.2 | 申请日: | 2009-06-26 |
公开(公告)号: | CN101667450A | 公开(公告)日: | 2010-03-10 |
发明(设计)人: | 崔勋;郑镇一 | 申请(专利权)人: | 海力士半导体有限公司 |
主分类号: | G11C7/10 | 分类号: | G11C7/10 |
代理公司: | 北京集佳知识产权代理有限公司 | 代理人: | 杨林森;康建峰 |
地址: | 韩国京畿*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种数据输入/输出电路,包括:输出单元,用于响应于延迟锁相环中产生的内部时钟输出第一数据选通信号和第一数据;第一传输线单元,其具有时钟树结构,用于将内部时钟传输到输出单元;第二传输线单元,用于将来自延迟锁相环的内部时钟传输到第一传输线单元;占空比校正单元,其互连于第一传输线单元与第二传输线单元之间,用于校正内部时钟的占空比;数据选通信号输入单元,用于从半导体存储器设备的外部接收第二数据选通信号并产生内部数据选通信号;以及多个数据输入单元,用于响应于内部数据选通信号输出第二数据。 | ||
搜索关键词: | 数据 输入 输出 电路 | ||
【主权项】:
1.一种数据输出电路,包括:输出单元,用于响应于延迟锁相环中产生的内部时钟输出数据选通信号和数据;第一传输线单元,其具有时钟树结构,用于将内部时钟传输到输出单元;第二传输线单元,用于将来自延迟锁相环的内部时钟传输到第一传输线单元;以及占空比校正单元,其互连于第一传输线单元与第二传输线单元之间,用于校正内部时钟的占空比。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司,未经海力士半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200910146400.2/,转载请声明来源钻瓜专利网。
- 上一篇:抗肿瘤环五肽化合物及其制备方法
- 下一篇:对甲砜基甲苯的制备方法
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置