[发明专利]一种快速提取SRAM时序库的方法无效
| 申请号： | 200910155077.5 | 申请日： | 2009-12-16 |
| 公开（公告）号： | CN101751496A | 公开（公告）日： | 2010-06-23 |
| 发明（设计）人： | 张培勇;黄雪维;潘虹;张杰;张强;应琦钢 | 申请（专利权）人： | 浙江大学 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 杭州天勤知识产权代理有限公司 33224 | 代理人： | 胡红娟 |
| 地址： | 310027 浙*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种快速提取SRAM时序库的方法，提取SRAM的时序信息，所述SRAM的时序信息包括SRAM输入引脚信号上升和下降时的建立时间和保持时间，以及SRAM输出引脚上升和下降时的延时；提取每一种时序信息时，提取该时序信息的两个变量分别为极限值时所对应的四个数值点；再利用插值法对所述的四个数值点进行填补，得到具有7×7矩阵结构的SRAM时序库。本发明方法由于仅提取每一种SRAM时序库2×2即四个数值点，只仿真4次，相比现有技术仿真49次大大提高了速度，可以精确地提供总线信号中每一位信号的具体值，进一步精确了时序库信息。可以较好的应用于SRAM应用系统的后端设计。 | ||
| 搜索关键词： | 一种 快速 提取 sram 时序 方法 | ||
【主权项】：
一种快速提取SRAM时序库的方法，其特征在于，提取SRAM的时序信息，所述SRAM的时序信息包括SRAM输入引脚信号上升和下降时的建立时间和保持时间，以及SRAM输出引脚上升和下降时的延时；提取每一种时序信息时，提取该时序信息的两个变量分别为极限值时所对应的四个数值点；再利用插值法对所述的四个数值点进行填补，得到具有7×7矩阵结构的SRAM时序库。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浙江大学，未经浙江大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910155077.5/，转载请声明来源钻瓜专利网。
