[发明专利]用于降低指令缓存功耗的分支序列缓冲器

摘要

一种用于降低指令缓存功耗的分支序列缓冲器，包括：指令缓存单元，用于临时存储预取的指令，采用多路组相连结构，每个路包括标志位存储器和数据存储器；访问控制单元，用于根据分支序列缓冲单元中的路选信息，控制指令缓存单元中目标路的访问；分支序列缓冲单元，用于缓存分支指令的目标地址以及其后续顺序指令路选信息；访问控制单元从分支序列缓冲单元中获得当前访问的路选信息，并根据路选信息选择开启指令缓存单元中相应的路，直接获得所需的顺序指令，此时无关的路被关闭访问。本发明能有效降低缓存功耗。

主权项

一种用于降低指令缓存功耗的分支序列缓冲器，所述分支序列缓冲器包括：指令缓存单元，用于临时存储预取的指令，采用多路组相连结构，每个路包括标志位存储器和数据存储器；其特征在于：指令片段信息包括分支指令目标地址、顺序指令路选信息和分支指令，所述分支序列缓冲器还包括：访问控制单元，用于根据分支序列缓冲单元中的路选信息，控制指令缓存单元中目标路的访问；分支序列缓冲单元，用于缓存分支指令的目标地址以及其后续顺序指令路选信息；访问控制单元获得当前指令片段信息，当所述当前指令片段信息中的分支指令目标地址与缓存的分支指令的目标地址匹配时，访问控制单元读取分支序列缓冲单元缓存的顺序指令路选信息，从分支序列缓冲单元中获得当前访问的路选信息，并根据路选信息选择开启指令缓存单元中相应的路，直接获得所需的顺序指令，此时无关的路被关闭访问；不匹配时，访问控制单元记录顺序指令路选信息，分支序列缓冲单元存储来自于访问控制单元的顺序指令路选信息。