[发明专利]一种低功耗RS锁存器单元及低功耗主从型D触发器

摘要

本发明公开了一种低功耗RS锁存器单元及低功耗主从型D触发器，特点是低功耗RS锁存器单元包括输入驱动与同步电路、下拉电路、功控电路及相互交叉耦合的第一反相器和第二反相器，低功耗主从型D触发器由输入反相器、时钟反相器和两个内部结构相同的级联的第一低功耗RS锁存器单元和第二低功耗RS锁存器单元构成，优点在于低功耗RS锁存器单元使用了P型逻辑技术、功控技术和双阈值技术三种漏功耗降低技术，具有较好漏功耗抑制性能；低功耗主从型D触发器电路结构简单且完全对称，与传统的单阈值传输门D触发器电路相比，在90nm工艺下可以节省80％的漏功耗和40％的总功耗，非常适合在深亚微米CMOS工艺下作为数字电路单元应用于低功耗集成电路设计中。

主权项

一种低功耗RS锁存器单元，其特征在于包括输入驱动与同步电路、下拉电路、功控电路及相互交叉耦合的第一反相器和第二反相器，所述的输入驱动与同步电路由第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管组成，所述的下拉电路由第三NMOS管和第四NMOS管组成，所述的功控电路由第五NMOS管构成，所述的第一反相器由第一NMOS管和第一PMOS管组成，所述的第二反相器由第二NMOS管和第二PMOS管组成，所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第三PMOS管的源极和所述的第四PMOS管的源极及所述的第一PMOS管的衬底、所述的第二PMOS管的衬底、所述的第三PMOS管的衬底、所述的第四PMOS管的衬底、所述的第五PMOS管的衬底和所述的第六PMOS管的衬底分别与电源正端连接，所述的第三PMOS管的漏极和所述的第五PMOS管的源极相连，所述的第四PMOS管的漏极和所述的第六PMOS管的源极相连，所述的第三PMOS管的栅极与置位信号输入端连接，所述的第四PMOS管的栅极与复位信号输入端连接，所述的第五PMOS管的栅极和所述的第六PMOS管的栅极与同步时钟信号输入端连接，所述的第一PMOS管的漏极、所述的第五PMOS管的漏极、所述的第一NMOS管的漏极和所述的第三NMOS管的漏极及所述的第二NMOS管的栅极、所述的第四NMOS管的栅极和所述的第二PMOS管的栅极分别与第一输出节点相连，所述的第二PMOS管的漏极、所述的第六PMOS管的漏极、所述的第二NMOS管的漏极和所述的第四NMOS管的漏极及所述的第一PMOS管的栅极、所述的第一NMOS管的栅极和所述的第三NMOS管的栅极分别与第二输出节点连接，所述的第三NMOS管的源极、所述的第四NMOS管的源极和所述的第五NMOS管的源极及所述的第一NMOS管的衬底、所述的第二NMOS管的衬底、所述的第三NMOS管的衬底、所述的第四NMOS管的衬底和所述的第五NMOS管的衬底分别接地，所述的第一NMOS管的源极、所述的第二NMOS管的源极和所述的第五NMOS管的漏极相互连接，所述的第五NMOS管的栅极接睡眠信号输入端。