[发明专利]一种实现小包访问内存高速线速的方法及装置有效
| 申请号： | 200910162861.9 | 申请日： | 2009-08-11 |
| 公开（公告）号： | CN101621474A | 公开（公告）日： | 2010-01-06 |
| 发明（设计）人： | 田浩;赵云峰 | 申请（专利权）人： | 杭州华三通信技术有限公司 |
| 主分类号： | H04L12/56 | 分类号： | H04L12/56;H04L29/06 |
| 代理公司： | 北京鑫媛睿博知识产权代理有限公司 | 代理人： | 龚家骅 |
| 地址： | 310053浙江省杭州市高新技术产业*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种实现小包访问内存高速线速的方法，包括：所述内存控制器对需要写入的小包进行组包，并判断组合后的小包是否大于等于第一组包阈值，如果达到所述组合后的小包写入内存区域；在所述内存区域中的包处理后，所述内存控制器对需要读出的包进行组包，当所述组包大于等于第二组包阈值时从所述内存区域中读出，并通过所述报文发送模块转发所述组包；第一组包阈值为写入时需要达到的高速线速的组包长度，第二组包阈值为读出时需要达到的高速线速的组包长度。本发明中，在读、写访问内存过程中基于内存的Bank Interleave特性采用组包方法，并可以在读访问内存时采用报文调序，达到提高内存的带宽利用率。 | ||
| 搜索关键词： | 一种 实现 小包 访问 内存 高速 方法 装置 | ||
【主权项】：
1、一种实现小包访问内存高速线速的方法，应用于包括接收模块、内存区域、内存控制器和发送模块的装置中，其特征在于，所述方法包括以下步骤：所述内存控制器对需要写入的小包进行组包，并判断组合后的小包是否大于等于第一组包阈值，如果达到所述组合后的小包写入内存区域；在所述内存区域中的包处理后，所述内存控制器对需要读出的包进行组包，当所述组包大于等于第二组包阈值时从所述内存区域中读出，并通过所述报文发送模块转发所述组包；第一组包阈值为写入时需要达到的高速线速的组包长度，第二组包阈值为读出时需要达到的高速线速的组包长度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杭州华三通信技术有限公司，未经杭州华三通信技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910162861.9/，转载请声明来源钻瓜专利网。
