[发明专利]具备具有电荷累积层和控制栅极的存储单元的半导体装置及其数据写入方法无效
| 申请号： | 200910165394.5 | 申请日： | 2009-08-11 |
| 公开（公告）号： | CN101650970A | 公开（公告）日： | 2010-02-17 |
| 发明（设计）人： | 辻秀贵 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | G11C16/02 | 分类号： | G11C16/02;G11C16/10 |
| 代理公司： | 北京市中咨律师事务所 | 代理人： | 陈海红;刘瑞东 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及半导体装置及其数据写入方法。半导体装置具备非易失性半导体存储器(11)与控制器(12)。非易失性半导体存储器(11)，具有具备可以保持2比特以上的数据的多个存储单元的第1存储块(BLK1)和具备可以保持1比特的数据的多个存储单元的第2存储块(BLK2)。在第1存储块(BLK1)中，页按上述数据的每比特而分配，且每比特所需要的写入时间不同。控制器(12)，在写入数据的尾页相当于在第1存储块(BLK1)中所需要的时间为最长的比特的情况下，对非易失性半导体存储器(11)进行指示，以在第2存储块(BLK2)的任一页执行该数据的编程。 | ||
| 搜索关键词： | 具备 具有 电荷 累积 控制 栅极 存储 单元 半导体 装置 及其 数据 写入 方法 | ||
【主权项】：
1.一种半导体装置，具备：非易失性半导体存储器(11)，其具有具备可以保持2比特以上的数据的多个存储单元的第1存储块(BLK1)和具备可以保持1比特的数据的多个存储单元的第2存储块(BLK2)，并可以对于上述第1、第2存储块(BLK1、BLK2)以作为多个上述存储单元的集合的页为单位编程数据，在上述第1存储块(BLK1)中，上述页按可以保持的上述数据的每比特分配，且每比特所需要的写入时间不同；和控制器(12)，其向上述非易失性半导体存储器(11)供给从主机设备(2)接收到的写入数据，并将向上述第1存储块(BLK1)或第2存储块(BLK2)的上述写入数据的编程，按上述每页指示给上述非易失性半导体存储器(11)，上述控制器(12)，在上述写入数据的尾页相当于上述写入所需要的时间为最长的比特的情况下，对于上述非易失性半导体存储器(11)在上述第2存储块(BLK2)的任一页执行关于该数据的编程。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910165394.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种高速列车用抗干扰光电转速传感器
- 下一篇：一种接头疲劳试验夹具
