[发明专利]半导体器件无效
| 申请号： | 200910171599.4 | 申请日： | 2009-08-25 |
| 公开（公告）号： | CN101661961A | 公开（公告）日： | 2010-03-03 |
| 发明（设计）人： | 加藤伸二郎;小山内润 | 申请（专利权）人： | 精工电子有限公司 |
| 主分类号： | H01L29/94 | 分类号： | H01L29/94;H01L27/08;H01L21/02 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 柯广华;徐予红 |
| 地址： | 日本千叶*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在金属氧化物半导体(MOS)电容器的条件下，其中在p型硅衬底(1)的电荷积累区域(6)中形成沟槽(3)以减少p型硅衬底(1)和轻掺杂n型阱区域(2)之间的接触面积，从而减少从轻掺杂n型阱区域(2)到p型硅衬底(1)的漏电流。 | ||
| 搜索关键词： | 半导体器件 | ||
【主权项】：
1.一种半导体器件，具有金属氧化物半导体电容器，所述半导体器件包括：第一传导类型的硅衬底；第二传导类型的轻掺杂阱区域，所述阱区域由扩散杂质到所述硅衬底内而布置；在第二传导类型的所述轻掺杂阱区域中布置的电荷积累区域；在所述电荷积累区域中布置的多个沟槽；在所述电荷积累区域外布置的第二传导类型的重掺杂区域，所述重掺杂区域具有比第二传导类型的所述轻掺杂阱区域的杂质浓度高的杂质浓度；在所述多个沟槽中和第一传导类型的所述硅衬底的表面上布置的氧化物膜，所述多个沟槽布置于所述电荷积累区域中；在所述氧化物膜上布置的多晶硅电极；以及布置成与第二传导类型的所述重掺杂区域接触的衬底侧电极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于精工电子有限公司，未经精工电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910171599.4/，转载请声明来源钻瓜专利网。
- 上一篇：全景X射线设备和用于全景成像的待成像层的定位
- 下一篇：活动测量系统
- 同类专利
- 专利分类
