[发明专利]状态存储电路的时钟控制有效
| 申请号： | 200910174369.3 | 申请日： | 2009-09-11 |
| 公开（公告）号： | CN101685666A | 公开（公告）日： | 2010-03-31 |
| 发明（设计）人： | S·A·克文塔;M·W·弗里德里克;C·-W·黄 | 申请（专利权）人： | ARM有限公司 |
| 主分类号： | G11C11/401 | 分类号： | G11C11/401;G11C11/4063;G11C11/407 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 张雪梅;王忠忠 |
| 地址： | 英国*** | 国省代码： | 英国;GB |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及状态存储电路的时钟控制。所述的状态存储电路包含主从锁存器，在所述的状态存储电路的功能输入处具有三态反相器电路(2)及用于插入扫描数据的三态扫描信号插入电路(12)。三态扫描信号插入电路(12)是藉由第一时钟信号nclk及第二时钟信号bclk控制。三态反相器电路(2)是藉由第三时钟信号nfclk及第四时钟信号flck控制。时钟信号产生电路将该第三及第四时钟信号保持在固定值，这些固定值在扫描模式中使三态反相器电路(2)被置于第三态。这将扫描控制逻辑移出包含三态反相器电路的功能路径而移进该时钟控制电路。 | ||
| 搜索关键词： | 状态 存储 电路 时钟 控制 | ||
【主权项】：
1.一种状态存储电路，其包含：三态扫描信号插入电路，其响应于扫描输入信号、第一时钟信号、第二时钟信号及扫描使能信号，以当所述扫描使能信号被断言时在由所述第一时钟信号及所述第二时钟信号所控制的扫描捕捉时间处取决于所述扫描输入信号来驱动存储信号；三态逻辑电路，其响应于一个或多个功能输入信号、第三时钟信号及第四时钟信号，以在由所述第三时钟信号及所述第四时钟信号所控制的功能捕捉时间处取决于所述一个或多个功能输入信号来驱动所述存储信号；信号存储电路，其响应于所述存储信号以取决于所述存储信号的值来设定所存储的信号的值，所述所存储的信号的所述值是藉由所述信号存储电路保持的；及时钟信号产生电路，其提供所述第一时钟信号、所述第二时钟信号、所述第三时钟信号及所述第四时钟信号，当所述扫描使能信号被断言时，所述第三时钟信号及所述第四时钟信号保持在固定值，其控制所述三态逻辑电路至其中所述存储信号不由所述三态逻辑电路驱动的状态。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于ARM有限公司，未经ARM有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910174369.3/，转载请声明来源钻瓜专利网。
