[发明专利]芯片封装体无效
申请号: | 200910175767.7 | 申请日: | 2009-10-13 |
公开(公告)号: | CN102044510A | 公开(公告)日: | 2011-05-04 |
发明(设计)人: | 陈光雄;谢宝明;苏洹漳;黄士辅;伯纳德·卡尔·阿波尔特 | 申请(专利权)人: | 日月光半导体制造股份有限公司 |
主分类号: | H01L23/48 | 分类号: | H01L23/48;H01L23/31;H01L23/12;H01L23/495 |
代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 刘芳 |
地址: | 中国台湾高雄市*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种芯片封装体,包括一图案化金属箔层、一芯片、多条导线、一图案化介电层、一粘着层以及一封装胶体。图案化金属箔层具有相对的一第一表面与一第二表面。图案化介电层配置于图案化金属箔层的第二表面上,其中图案化介电层具有多个开口以暴露出至少部分图案化金属箔层,并形成对外电性连接的复数个接点。芯片配置于第一表面上。粘着层配置于芯片与图案化金属箔层之间。导线分别连接芯片与图案化金属箔层。图案化介电层位于导线与图案化金属箔层相接之处的下方,且图案化介电层和导线与图案化金属箔层为重迭于一平面。封装胶体配置于第一表面上,并覆盖芯片与导线。 | ||
搜索关键词: | 芯片 封装 | ||
【主权项】:
一种芯片封装体,包括:一图案化金属箔层,具有相对的一第一表面与一第二表面;一第一图案化介电层,配置于该图案化金属箔层的该第二表面上,其中该第一图案化介电层具有多个第一开口以暴露出至少部分该图案化金属箔层,并形成下方对外电性连接的复数个第二接点;一芯片,配置于该图案化金属箔层的该第一表面上;一粘着层,配置于该芯片与该图案化金属箔层之间;多条导线,分别连接该芯片与该图案化金属箔层,其中部分该第一图案化介电层位于所述导线与该图案化金属箔层相接之处的下方,且部分该第一图案化介电层和所述导线与该图案化金属箔层为重迭于一平面;以及一封装胶体,配置于该第一表面上,并覆盖该芯片与所述导线。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日月光半导体制造股份有限公司,未经日月光半导体制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200910175767.7/,转载请声明来源钻瓜专利网。
- 上一篇:低温共烧陶瓷基板的结构
- 下一篇:横向扩散金属氧化物半导体元件的制作方法