[发明专利]芯片封装体无效

专利信息
申请号: 200910175767.7 申请日: 2009-10-13
公开(公告)号: CN102044510A 公开(公告)日: 2011-05-04
发明(设计)人: 陈光雄;谢宝明;苏洹漳;黄士辅;伯纳德·卡尔·阿波尔特 申请(专利权)人: 日月光半导体制造股份有限公司
主分类号: H01L23/48 分类号: H01L23/48;H01L23/31;H01L23/12;H01L23/495
代理公司: 北京同立钧成知识产权代理有限公司 11205 代理人: 刘芳
地址: 中国台湾高雄市*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供了一种芯片封装体,包括一图案化金属箔层、一芯片、多条导线、一图案化介电层、一粘着层以及一封装胶体。图案化金属箔层具有相对的一第一表面与一第二表面。图案化介电层配置于图案化金属箔层的第二表面上,其中图案化介电层具有多个开口以暴露出至少部分图案化金属箔层,并形成对外电性连接的复数个接点。芯片配置于第一表面上。粘着层配置于芯片与图案化金属箔层之间。导线分别连接芯片与图案化金属箔层。图案化介电层位于导线与图案化金属箔层相接之处的下方,且图案化介电层和导线与图案化金属箔层为重迭于一平面。封装胶体配置于第一表面上,并覆盖芯片与导线。
搜索关键词: 芯片 封装
【主权项】:
一种芯片封装体,包括:一图案化金属箔层,具有相对的一第一表面与一第二表面;一第一图案化介电层,配置于该图案化金属箔层的该第二表面上,其中该第一图案化介电层具有多个第一开口以暴露出至少部分该图案化金属箔层,并形成下方对外电性连接的复数个第二接点;一芯片,配置于该图案化金属箔层的该第一表面上;一粘着层,配置于该芯片与该图案化金属箔层之间;多条导线,分别连接该芯片与该图案化金属箔层,其中部分该第一图案化介电层位于所述导线与该图案化金属箔层相接之处的下方,且部分该第一图案化介电层和所述导线与该图案化金属箔层为重迭于一平面;以及一封装胶体,配置于该第一表面上,并覆盖该芯片与所述导线。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日月光半导体制造股份有限公司,未经日月光半导体制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200910175767.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top