[发明专利]一种高速并行8PSK时钟恢复系统及恢复方法

摘要

一种高速并行8PSK时钟恢复系统及恢复方法，由并行时钟误差提取模块、时钟扫描模块、时钟锁定指示提取模块和电压控制晶体振荡器VCXO组成时钟环路；并行时钟误差提取模块对高速并行数字接收机输出的基带数据进行S倍采样率采样，生成时钟误差信号ε_T，并将ε_T发送给VCXO和时钟扫描模块；时钟扫描模块，对接收的时钟误差信号ε_T进行截位，对截位后的时钟误差信号进行累加，取平均，得到时钟环路的扫描曲线；时钟锁定指示提取模块，根据时钟扫描模块生成的扫描曲线，确定时钟锁定指示门限，并将该门限发送给VCXO；VCXO根据接收的时钟误差信号ε_T不断调整输出的频率，当时钟锁定指示达到所述的门限时，稳定输出频率，采样时钟采在最大点上，实现时钟恢复。

主权项

1、一种高速并行8PSK时钟恢复系统，其特征在于：由并行时钟误差提取模块、时钟扫描模块、时钟锁定指示提取模块和电压控制晶体振荡器VCXO组成时钟环路；并行时钟误差提取模块对高速并行数字接收机输出的基带数据进行S倍采样率采样，生成时钟误差信号ε_T，并将生成的时钟误差信号ε_T发送给电压控制晶体振荡器VCXO和时钟扫描模块；时钟误差信号ε_T的确定公式为：ϵT=Σi=1N[yi(m-1S)+yi(m-2S)+...+yi(m-S-1S)-yi(m+1S)-yi(m+2S)-...-yi(m+S-1S)].]]>Σi=1N{yi(m)-β[yi(m-1S)+yi(m-2S)+...+yi(m-S-1S)+yi(m+1S)+yi(m+2S)+...+yi(m+S-1S)]}]]>其中，N为所述基带数据的并行路数；β为修正因子，取值范围[0～1]；y_i(m)为第i路当前的m时刻数据；为第i路之前第k个采样点数据；为第i路之后第k个采样点数据；K＝1～S-1；时钟扫描模块，对接收的时钟误差信号ε_T进行截位，根据电压控制晶体振荡器VCXO的特性，对截位后的时钟误差信号进行累加，取平均，得到时钟环路的扫描曲线；时钟锁定指示提取模块，根据时钟扫描模块生成的扫描曲线，确定时钟锁定指示门限，并将该门限发送给电压控制晶体振荡器VCXO；电压控制晶体振荡器VCXO根据接收的时钟误差信号ε_T不断调整输出的频率，即不断调整采样的时钟；当时钟锁定指示达到所述的门限时，稳定输出频率，采样时钟采在最大点上，实现时钟恢复。