[发明专利]一种对具备单个纠错能力的Reed-Solomon解码器的集成电路实现方法无效
| 申请号： | 200910181901.4 | 申请日： | 2009-07-23 |
| 公开（公告）号： | CN101626250A | 公开（公告）日： | 2010-01-13 |
| 发明（设计）人： | 卢璐;丁勇 | 申请（专利权）人： | 无锡圆芯微电子有限公司 |
| 主分类号： | H03M13/15 | 分类号： | H03M13/15 |
| 代理公司： | 无锡市大为专利商标事务所 | 代理人： | 曹祖良 |
| 地址： | 214028江苏省无锡市新区*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种Reed-Solomon解码器的集成电路实现方法，尤其是一种DisplayPort显示接口标准中RS编码的集成电路实现方法。本发明通过对纠错能力为一个码的Reed-Solomon纠错码解码器在ASIC中的具体实现，即分步循环利用同一组乘法和加法器，以及运用对数查询表代替对数及除法计算的方法，大大简化了译码电路，达到了节约硬件资源和加快运算速度的目的。 | ||
| 搜索关键词： | 一种 具备 单个 纠错 能力 reed solomon 解码器 集成电路 实现 方法 | ||
【主权项】：
1、一种对具备单个纠错能力的Reed-Solomon解码器的集成电路实现方法，其特征是，所述方法包括如下步骤：(1)由接收端收到的数据计算第一特征变量(S1)和第二特征变量(S2)；(2)对错误位置的定位：计算得到的所述第一特征变量(S1)的值为错误值，而错误发生位置为loga(S2/S1)＝loga(S2)-loga(S1)；其中以α为底的对数运算值通过查询对数查询表查得，减法通过二进制减法器进行；所述查询对数查询表操作通过多路器进行；(3)使用错误发生位置和错误值对所述接收端收到的数据进行纠错。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于无锡圆芯微电子有限公司，未经无锡圆芯微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910181901.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
