[发明专利]一种混合源漏场效应晶体管及其制备方法有效
申请号: | 200910196982.5 | 申请日: | 2009-10-10 |
公开(公告)号: | CN102044433A | 公开(公告)日: | 2011-05-04 |
发明(设计)人: | 吴东平;张世理;仇志军 | 申请(专利权)人: | 复旦大学 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78;H01L29/08;H01L27/02 |
代理公司: | 上海正旦专利代理有限公司 31200 | 代理人: | 包兆宜 |
地址: | 20043*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明属微电子领域,涉及一种混合源漏场效应晶体管及其制备方法。该晶体管可以用来作为集成电路的基本单元。本发明提供的晶体管具有混合源漏,源极是由常规的pn结构成,漏极为肖特基结。同时,源极和漏极可以互换,即源极为肖特基结,而漏极是常规的pn结。当源漏互换时,器件所表现出来的电性行为不同。同常规的pn结相比,本发明具有低的寄生电阻和良好的按比例缩小的特性。本发明能缓解若干与纯粹肖特基源漏晶体管有关的潜在问题。而且,本发明混合源漏晶体管源漏结构适合不同电路模块中晶体管的要求,该源漏结构的易互换性能增加电路设计的灵活性。 | ||
搜索关键词: | 一种 混合 场效应 晶体管 及其 制备 方法 | ||
【主权项】:
一种混合源漏场效应晶体管的制备方法,其特征在于,其包含:a)在掺杂的半导体衬底上形成浅槽隔离;b)在半导体衬底上形成叠层栅结构,其中包括栅极的绝缘层和至少拥有一个导电层的栅电极;c)叠层栅结构的图形化以及刻蚀,在相邻两个浅槽隔离之间形成多栅齿形状;d)淀积一牺牲层,该层至少在一处相邻两个栅齿之间在水平方向上合并,并同时至少在位于一个栅齿一侧的半导体衬底表面在水平方向上不合并;e)对该牺牲层进行各向异性刻蚀,该刻蚀对半导体衬底具有选择性,以致在合并的牺牲层下面的半导体衬底表面仍旧受到剩余牺牲层的保护,而上面没有合并牺牲层的半导体衬底表面被暴露;f)在暴露的半导体衬底表面形成pn结源漏区;g)进一步去处剩余的牺牲层直到合并牺牲层下的半导体衬底表面也被暴露;h)淀积一绝缘物质,然后各向异性刻蚀绝缘材料,以致于沿着栅极的形成侧墙隔离层;i)刻蚀之后,之前被合并牺牲层覆盖的半导体衬底表面暴露出来,然后在其上形成肖特基结源漏区。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于复旦大学,未经复旦大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200910196982.5/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造