[发明专利]限漏流的高鲁棒亚阈值存储单元电路

摘要

一种限漏流的高鲁棒亚阈值存储单元电路，设有包括两个PMOS管P1及P2，十个NMOS管N1～N10，共12个晶体管，其中，P1、N3、N5和P2、N4、N6分别构成第一、第二两个反相器，两个反相器交叉耦合连接，关断管N1、N2用来连接两个反相器到电源的通路，反馈管N7、N8根据输入信号自动调节两个反相器的翻转阈值电压；N9和N10是存储单元的匹配晶体管，N9的源、漏端中任一端连接第一反相器的输出端，其另一端连接位线；NMOS管N10的源、漏端中任一端连接第二反相器的输出端，其另一端连接位线非；N9、N10的栅端分别连接字线。

主权项

一种限漏流的高鲁棒亚阈值存储单元电路，其特征在于：设有包括两个PMOS管P1及P2，十个NMOS管N1～N10，共12个晶体管，其中，P1、N3、N5和P2、N4、N6分别构成第一、第二两个反相器，两个反相器交叉耦合连接；其中，第一反相器中：P1的漏端与N3的源端连接且此连接点作为第一反相器的输出端，N3的漏端与N5的源端连接，P1、N3及N5的栅端连接在一起且它们的连接点作为第一反相器的输入端；同理，第二反相器中：P2的漏端与N4的源端连接且此连接点作为第二反相器的输出端，N4的漏端与N6的源端连接，P2、N4及N6的栅端连接在一起且它们的连接点作为第二反相器的输入端；第一反相器中N5的漏端与第二反相器中N6的漏端连接在一起并接地，第一反相器中P1的源端与N1的漏端连接，第二反相器中P2的源端与N2的漏端连接，N1与N2的源端连接在一起并接电源，N1与N2的栅端分别与第一、第二两个反相器的输出端相连接，第一反相器的输出端与第二反相器的输入端连接，第二反相器的输出端与第一反相器的输入端连接；NMOS管N7的栅端与第一反相器的输出端连接，N7的漏端接电源，N7的源端与第一反相器中N3的漏端及N5的源端连接在一起；NMOS管N8的栅端与第二反相器的输出端连接，N8的漏端接电源，N8的源端与第二反相器中N4的漏端及N6的源端连接在一起；NMOS管N9的源、漏端中任一端连接第一反相器的输出端，其另一端连接位线；NMOS管N10的源、漏端中任一端连接第二反相器的输出端，其另一端连接位线非；N9、N10的栅端分别连接字线；上述存储单元电路中，PMOS管P1是第一反相器上拉驱动部件，串联的NMOS管N3、N5是第一反相器下拉驱动部件，以此同时，P2是是第二反相器上拉驱动部件，串联的N4、N6是第二反相器下拉驱动部件；关断管N1、N2用来连接两个反相器到电源的通路，通过两个反相器内部信号的调节，关断管N1、N2动态关断从电源电压到低的直流通路，以减小存储单元内部漏电流；反馈管N7、N8根据输入信号自动调节两个反相器的翻转阈值电压；N9和N10是存储单元的匹配晶体管。