[发明专利]并行CRC算法Verilog HDL代码自动生成器及其方法无效
| 申请号： | 200910219356.3 | 申请日： | 2009-12-07 |
| 公开（公告）号： | CN101826011A | 公开（公告）日： | 2010-09-08 |
| 发明（设计）人： | 刘升;党君礼 | 申请（专利权）人： | 西安奇维测控科技有限公司 |
| 主分类号： | G06F9/44 | 分类号： | G06F9/44 |
| 代理公司： | 西安智邦专利商标代理有限公司 61211 | 代理人： | 康凯 |
| 地址： | 710077 陕西省西安*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种并行CRC算法Verilog HDL代码自动生成器及其方法，其生成器包括基于modelsim仿真平台上系数产生电路，系数产生电路代码CG.v运行产生的系数文件C.txt，Verilog代码产生文件VG.v再运行，产生得到Verilog代码文件F.txt；其方法包括：1)提取设计参数N，M，A，INT；2)把设计参数N，M，A，INT按照系数产生电路设计步骤得到系数产生电路；3)将系数产生电路用verilog代码表示为CG.v；4)运行CG.v得到系数文件C.txt；5)运行VG.v得到并行CRC电路Verilog代码F.txt。本发明将并行CRC算法Verilog HDL代码生成简单化。 | ||
| 搜索关键词： | 并行 crc 算法 verilog hdl 代码 自动 生成器 及其 方法 | ||
【主权项】：
一种并行CRC算法Verilog HDL代码自动生成器，其特征在于：包括基于modelsim仿真平台上系数产生电路，所述系数产生电路在modelsim仿真平台上运行产生的系数文件C.txt，所述系数产生电路在modelsim仿真平台上再运行，并自动调用用verilog代码表示为CG.v的系数文件C.txt产生得到并行CRC电路Verilog代码文件F.txt。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安奇维测控科技有限公司，未经西安奇维测控科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910219356.3/，转载请声明来源钻瓜专利网。
