[发明专利]卷积码Viterbi译码器中的级联加比选单元及其数据处理方法无效
申请号: | 200910238687.1 | 申请日: | 2009-12-01 |
公开(公告)号: | CN101741399A | 公开(公告)日: | 2010-06-16 |
发明(设计)人: | 刘荣科;王闰昕;赵岭 | 申请(专利权)人: | 北京航空航天大学 |
主分类号: | H03M13/41 | 分类号: | H03M13/41 |
代理公司: | 北京永创新实专利事务所 11121 | 代理人: | 官汉增 |
地址: | 100083*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种卷积码Viterbi译码器中的级联加比选单元及其数据处理方法,对于(2,1,m)卷积码,加比选单元ACSU采用级联的方式,加比选单元ACSU包括n(n=2,3,4,…)个单级2m-1状态加比选单元GACSU,单级2m-1状态加比选单元GACSU包括2m-1个单状态加比选单元SACSU。单状态加比选单元SACSU中每个加法器的输入分别为1个支路度量值和1个上次GACSU计算得到的状态值,比较器的输入为两个加法器的计算结果的小值。本发明使得译码器在一个时钟周期内进行多次加比选计算,在使用较少的硬件资源的情况下,增加了译码速率,并且可以实现在低速时钟下的高速译码。 | ||
搜索关键词: | 卷积码 viterbi 译码器 中的 级联 选单 及其 数据处理 方法 | ||
【主权项】:
1.卷积码Viterbi译码器中的级联加比选单元,其特征在于:对于(2,1,m)卷积码,m为卷积码的约束长度,加比选单元ACSU采用级联的方式,每个加比选单元ACSU包括n个单级2m-1状态加比选单元GACSU,其中n=2,3,4,…,每个单级2m-1状态加比选单元GACSU输入为支路度量单元BMU得到的支路度量值和上一次2m-1状态加比选单元GACSU计算得到的状态值,即第一个单级2m-1状态加比选单元GACSU1的输入为支路度量单元BMU得到的支路度量值bm00-1~bm11-1和上一次第n个单级2m-1状态加比选单元GACSUn计算得到的状态值
第二个单级2m-1状态加比选单元GACSU2的输入为支路度量单元BMU得到的支路度量值bm00-2~bm11-2和上一次第1个单级2m-1状态加比选单元GACSU1计算得到的状态值
……;第n个单级2m-1状态加比选单元GACSUn的输入为支路度量单元BMU得到的支路度量值bm00-n~bm11-n和上一次第(n-1)个单级2m-1状态加比选单元GACSU(n-1)计算得到的状态值![]()
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京航空航天大学,未经北京航空航天大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200910238687.1/,转载请声明来源钻瓜专利网。
- 上一篇:发光器件
- 下一篇:一种纳米软膜光刻制备微纳PSS的方法
- 同类专利
- 专利分类