[发明专利]形成导电层的方法及半导体器件有效
| 申请号： | 200910262255.4 | 申请日： | 2009-12-22 |
| 公开（公告）号： | CN101770963A | 公开（公告）日： | 2010-07-07 |
| 发明（设计）人： | 榊隆 | 申请（专利权）人： | 佳能株式会社 |
| 主分类号： | H01L21/60 | 分类号： | H01L21/60;H01L23/482;H01L23/488 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人： | 魏小薇 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供在通孔的内部形成导电层的方法以及半导体器件，在所述方法中，提高通孔的内部的镀层的均匀粘附特性，并且生产节拍时间短。所述形成导电层的方法包括：第一电镀步骤，在所述通孔的内部形成第一电镀层；电镀抑制层形成步骤，在所述第一电镀步骤之后在所述通孔的开口部分中形成包括与所述第一电镀层的材料不同的材料的电镀抑制层；以及第二电镀步骤，在所述电镀抑制层形成步骤之后通过电镀而在所述通孔的内部形成第二电镀层。 | ||
| 搜索关键词： | 形成 导电 方法 半导体器件 | ||
【主权项】：
一种在贯通基板的通孔的内部形成导电层的方法，包括：形成贯通基板的通孔的步骤；第一电镀步骤，在所述通孔的内部形成第一电镀层；电镀抑制层形成步骤，在所述第一电镀步骤之后在所述通孔的开口部分中形成电导率小于所述第一电镀层的电导率的电镀抑制层；以及第二电镀步骤，在所述电镀抑制层形成步骤之后通过电镀而在所述通孔的内部形成第二电镀层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于佳能株式会社，未经佳能株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910262255.4/，转载请声明来源钻瓜专利网。
- 上一篇：减小衬底中的高频信号损失
- 下一篇：高压放电灯
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
