[实用新型]一种基于SRAM型FPGA配置、刷新一体化装置

摘要

一种基于SRAM型FPGA配置、刷新一体化装置，包括PROM读写模块、FPGA配置刷新模块、控制模块和电源模块，控制模块分别与PROM读写模块和FPGA配置刷新模块数据线连接，PROM读写模块和FPGA配置刷新模块通过数据线连接，电源模块分别与PROM读写模块、FPGA配置刷新模块和控制模块连接为其他模块提供电源。本实用新型将PROM读写模块、FPGA配置刷新模块、控制模块集成在一个芯片上，FPGA配置刷新模块实现了配置、刷新一体化，把配置和刷新结合在一起，同时完成配置、刷新功能；本实用新型把配置数据和刷新数据分区存放，利用FPGA配置片选信号实现配置数据或刷新数据的选择、利用相同的接口时序实现配置或刷新数据的读写，简化了电路逻辑，提高了配置、刷新接口电路的可靠性。

主权项

一种基于SRAM型FPGA配置、刷新一体化装置，其特征在于：包括PROM读写模块(I)、FPGA配置刷新模块(II)、控制模块(III)和电源模块(IV)，控制模块(III)分别与PROM读写模块(I)和FPGA配置刷新模块(II)数据线连接，PROM读写模块(I)和FPGA配置刷新模块(II)通过数据线连接，电源模块(IV)分别与PROM读写模块(I)、FPGA配置刷新模块(II)和控制模块(III)连接为其他模块提供电源；其中PROM读写模块(I)包括读PROM时钟接口(4)、PROM片选接口(5)、PROM复位接口(6)和读PROM数据接口(7)，FPGA配置刷新模块(II)包括FPGA配置时钟接口(10)、FPGA配置片选接口(11)、FPGA配置读写选择接口(12)、FPGA初始化清零接口(13)、FPGA初始化完成标志接口(14)、FPGA配置刷新成功标志接口(15)、FPGA工作状态标志接口(16)和写FPGA配置数据接口(17)，控制模块(III)包括输入时钟接口(1)、遥控加载控制接口(2)、遥控刷新控制接口(3)和内部定时时钟，电源模块(IV)包括电源接口(8)和电源地接口(9)；外部时钟和控制信号通过控制模块(III)的输入时钟接口(1)、遥控加载控制接口(2)、遥控刷新控制接口(3)进入，PROM读写模块(I)与外部数据存储芯片连接，PROM读写模块(I)通过读PROM时钟接口(4)、PROM片选接口(5)、PROM复位接口(6)向外部数据存储芯片传送控制信号，读PROM数据总线接口(7)从外部数据存储芯片读取配置数据(20)或刷新数据(21)，FPGA配置刷新模块(II)与外部FPGA芯片连接，FPGA配置刷新模块(II)的FPGA初始化清零接口(13)根据接收到的控制模块(III)的遥控加载控制接口(2)、遥控刷新控制接口(3)传输的控制信号状态确定从写FPGA配置数据接口(17)输出配置数据(20)或刷新数据(21)，写FPGA配置数据总线接口(17)与读PROM数据总线接口(7)连通，FPGA配置时钟接口(10)、FPGA配置片选接口(11)、FPGA配置读写选择接口(12)和FPGA初始化清零接口(13)将控制信号传输给外部FPGA芯片，外部FPGA芯片根据接收到的控制信号进行配置或刷新工作，并通过FPGA初始化完成标志接口(14)、FPGA配置刷新成功标志接口(15)和FPGA工作状态标志接口(16)反馈FPGA状态信息给FPGA配置刷新模块(II)，FPGA配置刷新模块(II)的写FPGA配置数据接口(17)通过读PROM数据接口(7)从外部数据存储芯片读取配置数据(20)或刷新数据(21)，并传输给外部FPGA芯片的数据接口，完成FPGA的配置或刷新。