[实用新型]一种电源输出短路保护电路无效
| 申请号： | 200920129454.3 | 申请日： | 2009-01-16 |
| 公开（公告）号： | CN201345532Y | 公开（公告）日： | 2009-11-11 |
| 发明（设计）人： | 吴玉强;李汉光;刘敬波;胡江鸣;刘俊秀;石岭 | 申请（专利权）人： | 深圳艾科创新微电子有限公司 |
| 主分类号： | H02H3/08 | 分类号： | H02H3/08 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 518057广东省深圳市南山区高*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种电源输出短路保护电路，该电路包括六个PMOS管M1、M2、M5、M9、M10和Mp1，四个NMOS管M3、M4、M6、M11，以及上拉管Mpu，待保护的输出功率管Mp。该电路采用简单的结构实现了短路保护的功能。 | ||
| 搜索关键词： | 一种 电源 输出 短路 保护 电路 | ||
【主权项】：
1、一种电源输出短路保护电路，其特征在于，该电路包括六个PMOS管M1、M2、M5、M9、M10和Mp1，四个NMOS管M3、M4、M6、M11，以及上拉管Mpu，待保护的输出功率管Mp；其中，PMOS管M1和NMOS管M3串联、PMOS管M2和NMOS管M4串联，两条串联支路再形成并联，PMOS管M2的栅极则连接至PMOS管M1的漏极电压V2，PMOS管M1和NMOS管M3的栅极均连接至PMOS管M2的漏极电压V1，且上拉管Mpu也连接于该电压V1和电源电压VDD之间，而弱上拉管的栅极接地，同时，电压V1经由PMOS管M5和NMOS管M6组成的反相器后输出电压Vp，电压V1输入至PMOS管M10和NMOS管M11的栅极，电压Vp输入至PMOS管M9的栅极，所述PMOS管M9、M10和NMOS管M11串联，其中功率管Mp的栅极通过PMOS管M10与误差电压Vea相连，其漏极为输出电压Vout。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳艾科创新微电子有限公司，未经深圳艾科创新微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200920129454.3/，转载请声明来源钻瓜专利网。
