[发明专利]MOS型半导体存储装置的制造方法和等离子体CVD装置无效
| 申请号： | 200980111171.9 | 申请日： | 2009-03-30 |
| 公开（公告）号： | CN101981690A | 公开（公告）日： | 2011-02-23 |
| 发明（设计）人： | 远藤哲郎;鸿野真之;大田尾修一郎;本多稔;中西敏雄 | 申请（专利权）人： | 东京毅力科创株式会社;国立大学法人东北大学 |
| 主分类号： | H01L21/8247 | 分类号： | H01L21/8247;H01L21/318;H01L27/115;H01L29/788;H01L29/792 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 李伟;舒艳君 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种MOS型半导体存储装置的制造方法和等离子体CVD装置。为了制造具有相邻的绝缘膜的带隙大小不同的绝缘膜层叠体的MOS型半导体存储装置，使用通过具有多个孔的平面天线(31)向腔室(1)导入微波的等离子体处理装置(100)，至少以与形成邻接的绝缘膜时的压力条件不同的压力条件进行等离子体CVD，改变构成绝缘膜层叠体的相邻的绝缘膜的带隙大小来依次进行成膜。 | ||
| 搜索关键词： | mos 半导体 存储 装置 制造 方法 等离子体 cvd | ||
【主权项】：
一种MOS型半导体存储装置的制造方法，其是在半导体层和栅极电极之间作为蓄积电荷的区域设置有层叠多个绝缘膜而成的绝缘膜层叠体的MOS型半导体存储装置的制造方法，其特征在于，具备如下工序，即：使用通过具有多个孔的平面天线向处理室内导入微波的等离子体处理装置，将原料气体至少以与形成邻接的绝缘膜时的压力条件不同的压力条件等离子体化来进行等离子体CVD，从而改变构成所述绝缘膜层叠体的相邻绝缘膜的带隙的大小来依次对绝缘膜进行成膜，形成所述绝缘膜层叠体。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东京毅力科创株式会社;国立大学法人东北大学，未经东京毅力科创株式会社;国立大学法人东北大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200980111171.9/，转载请声明来源钻瓜专利网。
- 上一篇：通信终端装置及通信方法
- 下一篇：固定床煤气炉富氧连续气化混合装置和工艺
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
