[发明专利]集成电路设计和库的优化无效
| 申请号： | 200980112309.7 | 申请日： | 2009-02-05 |
| 公开（公告）号： | CN101990671A | 公开（公告）日： | 2011-03-23 |
| 发明（设计）人： | 安德烈·伊纳西欧·瑞斯;安德斯·博·拉斯穆森;维尼克休斯·派苏提·考雷尔;奥尔·克里斯坦·安德森 | 申请（专利权）人： | 纳恩盖特公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50;G06F17/40 |
| 代理公司： | 北京东方亿思知识产权代理有限责任公司 11258 | 代理人： | 李晓冬;南霆 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种方法以选择用于实现设计的最佳单元集合的方式对设计和库进行共同优化。该方法考虑到了在降低目标成本和遵守设计约束的同时限制新单元数目的思想。该方法选择最小接近最优单元集合来优化设计。这包括对基于单元的设计和用于实现它的单元库的同时优化。当忽略电路时，本发明可以针对特定应用仅产生优化的库。该方法考虑了被描述为最终单元或虚拟单元的新单元的集合，这些新单元可能具有与原始库不同的晶体管拓扑、不同的大小、不同的逻辑功能和/或不同的单元模板。 | ||
| 搜索关键词： | 集成电路设计 优化 | ||
【主权项】：
一种用于对在电路设计中使用的库的优化的方法，该方法包括：提供初始电路网表；提供一个或多个已存在单元集合；提供一个或多个额外可容许单元集合；在考虑初始存在单元集合和额外可容许单元集合的情况下，分析所述初始电路网表以找出降低实现成本的单元；以及输出一个或多个新单元库规格和描述，这一个或多个新单元库规格和描述包括潜在地降低设计成本的预先存在的单元的子集和可容许单元的子集。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于纳恩盖特公司，未经纳恩盖特公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200980112309.7/，转载请声明来源钻瓜专利网。
