[发明专利]场效应半导体装置及其制造方法

摘要

IGFET 20的半导体基体21具有漏极区域34及35、P型的第一主体区域36、P-型的第二主体区域37、N型的第一源极区域38和N+型的第二源极区域39，进一步具有构成IGFET单元的多个成对的沟31。在沟31内配置栅绝缘膜25和栅电极24。源电极23肖特基接触于第二主体区域37。第二漏极区域35与第一主体区域36的PN结43露出于半导体基体的一个主面。在沟31的外侧也设置第一主体区域36、第二主体区域37和第一源极区域38，而且设置N型的保护半导体区域40。沟31有助于IGFET的小型化及低导通电阻化。通过降低与沟31相比更外侧的第二主体区域3与源电极23之间的接触面积，可谋求IGFET的反向耐压的提高。

主权项

一种场效应半导体装置，其特征在于，具有：(a)半导体基体，其具有第一主面和相对于该第一主面平行延伸的第二主面，且具有从所述第一主面向所述第二主面延伸的至少一对沟，沟的深度为未到达所述第二主面；(b)第一导电型的漏极区域，其具有露出于所述半导体基体的所述第二主面的面及露出于与所述半导体基体的所述第一主面的所述成对沟相比的更外侧的面，而且邻接配置于所述成对沟；(c)第二导电型的第一主体区域，其具有：在所述成对沟的相互间邻接配置于所述漏极区域的单元部分、在与所述半导体基体的所述成对沟相比的更外侧邻接配置于所述漏极区域且具有第一平均杂质浓度的第一外侧部分、在与所述第一外侧部分相比的更外侧邻接配置于所述漏极区域且具有比所述第一平均杂质浓度低的第二平均杂质浓度的第二外侧部分；(d)第二导电型的第二主体区域，其具有：有着比所述第一平均杂质浓度低的平均杂质浓度、在所述成对沟的相互间邻接配置于所述第一主体区域、且具有露出于所述半导体基体的所述第一主面的面的肖特基势垒二极管形成用单元部分，及有着比所述第一平均杂质浓度低的平均杂质浓度、在与所述成对沟相比的更外侧邻接配置于所述第一主体区域、且具有露出于所述半导体基体的所述第一主面的面的肖特基势垒二极管形成用外侧部分；(e)第一导电型的源极区域，其具有：在所述成对沟的相互间以邻接于所述第二主体区域的所述肖特基势垒二极管形成用单元部分及所述沟的两方的形式配置、且具有露出于所述半导体基体的所述一个主面的面的单元部分，及在与所述半导体基体的所述第一主面的所述成对沟相比的更外侧以邻接于所述沟和所述第二主体区域的所述肖特基势垒二极管形成用外侧部分的两方的形式配置、且具有露出于所述半导体基体的所述一个主面的面的外侧部分；(f)第一导电型的肖特基势垒二极管保护半导体区域，其在与所述第二主体区域的所述肖特基势垒二极管形成用外侧部分相比的更外侧配置、邻接于所述肖特基势垒二极管形成用外侧部分、且具有露出于所述半导体基体的所述一个主面的表面；(g)漏电极，其在所述半导体基体的所述第二主面欧姆接触于所述漏极区域；(h)源电极，其在所述半导体基体的所述第一主面欧姆接触于所述源极区域和所述肖特基势垒二极管保护半导体区域的两方、且肖特基接触于所述第二主体区域的所述肖特基势垒二极管形成用单元部分和所述肖特基势垒二极管形成用外侧部分的两方；(i)在所述沟中所形成的栅绝缘膜；(j)栅电极，其配置于所述沟内、且隔着所述栅绝缘膜与所述半导体基体的至少所述第一主体区域相对。