[发明专利]用于模数转换器的前端采样技术

摘要

本发明的实施例提供了一种向快闪式比较器提供连续时间输入信号以用于采样的流水线式ADC前端采样结构。通过向快闪式比较器提供连续时间输入信号，因而传输表示所采样输入的DC电荷至快闪式比较器的需求不会引入延迟。由于残差产生器和快闪式比较器对高频率输入信号操作时的高带宽响应需求，避免了残差产生器和快闪式比较器中采样网络的匹配。

主权项

一种流水线式模数转换器(ADC)中的前端ADC级，包括：乘法数模转换器(MDAC)，所述MDAC包括：第一差分输入；第二差分输入；耦合在第一差分输入和第二差分输入之间的第一开关；耦合至第一开关、模拟输入信号的第一差分分量的第一输入电容器；以及耦合至第一开关、模拟输入信号的第二差分分量的第二输入电容器；以及快闪式比较器，所述快闪式比较器包括：第三差分输入；第四差分输入；耦合在第三差分输入和第四差分输入之间的第二开关；耦合至第二开关和所述模拟输入信号的第一差分分量的第三输入电容器；耦合至第二开关和模拟输入信号的第二差分分量的第四输入电容器；耦合至第一基准电压和第三输入电容器的第三开关；以及耦合至第二基准电压和第四输入电容器的第四开关，其中所述快闪式比较器的输出耦合至所述MDAC。