[发明专利]用最小的额外时间损失来减少干扰的改进编程算法有效
| 申请号： | 200980133552.7 | 申请日： | 2009-06-23 |
| 公开（公告）号： | CN102138181A | 公开（公告）日： | 2011-07-27 |
| 发明（设计）人： | 达纳·李;迪潘舒·达塔;董颖达 | 申请（专利权）人： | 桑迪士克公司 |
| 主分类号： | G11C16/10 | 分类号： | G11C16/10 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 黄小临 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在多遍编程处理中在非易失性存储器中减少编程时间。在第一编程遍中，通过编程一系列脉冲编程高状态单元以识别快和慢高状态单元，同时锁止较低状态单元以不被编程。一旦被识别，快高状态单元被临时锁止以不被编程，同时慢高状态单元继续被编程到其最终预定状态。另外，编程脉冲急剧地步增以编程慢高状态单元。在第二编程遍中，快高状态单元与其它较低状态单元一起被编程，直到它们所有都到达其各自的预定状态。相比于在第一编程遍中编程所有高状态单元的方法，实现了时间节省。 | ||
| 搜索关键词： | 最小 额外 时间 损失 减少 干扰 改进 编程 算法 | ||
【主权项】：
一种用于操作非易失性存储器的方法，包括：a)使用第一验证电平(VV‑C)减去偏移量(Δ＝VV‑C‑VV‑CLL)来对第一组存储元件(C)进行编程操作，以区分较慢(610)和较快(620)编程的存储元件，同时锁止至少第二组存储元件(A，B)以不被编程；b)锁止较快编程的存储元件，同时使用第一验证电平(VV‑C)来继续对较慢编程存储元件编程，且同时继续锁止至少第二组存储元件；以及c)锁止较慢编程的存储元件，同时恢复使用第一验证电平(VV‑C)对较慢编程存储元件的编程，且同时使用小于第一验证电平减去偏移量的至少第二验证电平(VV‑B)来对至少第二组存储元件编程。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于桑迪士克公司，未经桑迪士克公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200980133552.7/，转载请声明来源钻瓜专利网。
