[发明专利]锁存器结构、分频器及其操作方法

摘要

本发明涉及一种锁存器，其包括三个电路。第一电路在第一输入(D)及第一时钟相位(CK)均为低时将第一输出(QB)驱动到第一电平，在D及CK均为高时将所述QB驱动到第二电平，且在将不同逻辑电平施加到D及CK时提供高阻抗(HI-Z)。第二电路在第三输入(DB)及互补时钟相位(CKB)均为低时将第二输出(Q)驱动到所述第一电平，在DB及CKB均为高时将所述Q驱动到所述第二电平，且在将不同逻辑电平施加到DB及CKB时提供HI-Z。第三电路在所述第一电路及所述第二电路在Q及QB处提供HI-Z时维持Q及QB的电压。借助所述锁存器建构的奇数分频器在不将输出脉冲宽度限于输入周期的整数倍数的情况下产生50％工作循环操作。

主权项

一种电子锁存器，其包含：第一电路，其经配置以在第一输入处于第一输入逻辑电平且第二输入处于所述第一输入逻辑电平时将第一输出驱动到第一输出逻辑电平，在所述第一输入处于第二输入逻辑电平且所述第二输入处于所述第二输入逻辑电平时将所述第一输出驱动到不同于所述第一输出逻辑电平的第二输出逻辑电平，且在将不同输入逻辑电平施加到所述第一输入及所述第二输入时将所述第一输出设定到高阻抗状态；第二电路，其经配置以在第三输入处于所述第一输入逻辑电平且第四输入处于所述第一输入逻辑电平时将第二输出驱动到所述第一输出逻辑电平，在所述第三输入处于所述第二输入逻辑电平且所述第四输入处于所述第二输入逻辑电平时将所述第二输出驱动到所述第二输出逻辑电平，且在将不同输入逻辑电平施加到所述第三输入及所述第四输入时将所述第二输出设定到所述高阻抗状态；及第三电路，其经配置以在所述第一电路将所述第一输出驱动到所述高阻抗状态且所述第二电路将所述第二输出驱动到所述高阻抗状态时维持所述第一输出及所述第二输出的电压电平。