[发明专利]一种高性能低功耗CAVLC解码器设计方法无效
| 申请号： | 201010106075.X | 申请日： | 2010-02-04 |
| 公开（公告）号： | CN102148971A | 公开（公告）日： | 2011-08-10 |
| 发明（设计）人： | 杨华岚 | 申请（专利权）人： | 成都市世嘉电子实业有限公司 |
| 主分类号： | H04N7/26 | 分类号： | H04N7/26 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 610041 *** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种高性能低功耗CAVLC解码器设计方法。本发明提出PCCF、ZCS、HLLT、ZTEBA和IDS这5项技术提升CAVLC解码器的性能，减小CAVLC的各项功耗。PCCF技术是指系统的各个部件都有使能信号，在当前部件没有操作的情况下，进入低能耗的状态。ZCS技术是指在解码过程中能自动识别全零的块，并且跳过不进行解码的技术。HLLT技术是将表的入口点从平面遍历式的访问改为层次性的根据概率模型使出现频率高的入口点优先访问的技术。ZTEBA技术是根据算术逻辑去除左边零表的技术。IDS是提升访问缓存性能的交叉双重堆栈技术。 | ||
| 搜索关键词： | 一种 性能 功耗 cavlc 解码器 设计 方法 | ||
【主权项】：
一种高性能低功耗CAVLC解码器设计方法，其特征在于，包括如下步骤：1)完成系统整体架构设计。2)完成Coeff_token解码器电路设计。3)完成T1解码器电路设计。4)完成Level解码器电路设计。5)完成Totalzero解码器电路设计。6)完成Run_before解码器电路设计。7)完成IDS缓存电路设计。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都市世嘉电子实业有限公司，未经成都市世嘉电子实业有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010106075.X/，转载请声明来源钻瓜专利网。
