[发明专利]一种解速率匹配方法及装置有效
| 申请号： | 201010115457.9 | 申请日： | 2010-02-26 |
| 公开（公告）号： | CN101789846A | 公开（公告）日： | 2010-07-28 |
| 发明（设计）人： | 李依扬 | 申请（专利权）人： | 联芯科技有限公司 |
| 主分类号： | H04L1/00 | 分类号： | H04L1/00;H04L1/18 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 逯长明;王宝筠 |
| 地址： | 200233 上*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种解速率匹配方法及装置，应用于解速率匹配系统，该系统包括多个用于存放输入数据的子存储器RAM，其中，所述子RAM的数目与匹配系统接收器所支持的最大重复发送次数相同，所述方法包括：根据接收到的输入数据的地址，确定输入数据应存入的子RAM以及在子RAM中的位置，将每次重复的输入数据并行存放在不同的子RAM中；通过解交织计算，确定匹配系统发送端软缓冲器中的数据序号在译码器的输入RAM中的对应地址；当需要向所述输入RAM中的对应地址填充数据时，从所述子RAM中确定并取出所述输入数据；根据所述取出的输入数据确定待写入数据，并将所述待写入数据写入所述输入RAM中的对应地址。通过本发明，能够提高比特级的处理效率。 | ||
| 搜索关键词： | 一种 速率 匹配 方法 装置 | ||
【主权项】：
一种解速率匹配方法，应用于解速率匹配系统，其特征在于，所述解速率匹配系统包括多个用于存放输入数据的子存储器RAM，其中，所述子RAM的数目与匹配系统接收器所支持的最大重复发送次数相同，所述方法包括：根据接收到的输入数据的地址，确定输入数据应存入的子RAM以及在子RAM中的位置，将每次重复的输入数据并行存放在不同的子RAM中；通过解交织计算，确定匹配系统发送端软缓冲器中的数据序号在译码器的输入RAM中的对应地址；当需要向所述输入RAM中的对应地址填充数据时，从所述子RAM中确定并取出所述输入数据；根据所述取出的输入数据确定待写入数据，并将所述待写入数据写入所述输入RAM中的对应地址。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联芯科技有限公司，未经联芯科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010115457.9/，转载请声明来源钻瓜专利网。
