[发明专利]仿真系统中使用的具有集成调试功能的可重构集成电路无效
| 申请号： | 201010120084.4 | 申请日： | 2000-02-07 |
| 公开（公告）号： | CN101813749A | 公开（公告）日： | 2010-08-25 |
| 发明（设计）人： | F·雷布勒夫斯基;O·勒帕佩 | 申请（专利权）人： | 明导公司 |
| 主分类号： | G01R31/3185 | 分类号： | G01R31/3185;G06F11/26 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 蒋骏 |
| 地址： | 美国俄*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种集成电路，包括多个逻辑元件(LE)和一个部分扫描寄存器，每个逻辑元件具有多个输出。使多个LE工作通过根据相应地加给LE的多个输入信号产生多个输出信号。部分扫描寄存器可被重构连接到所选的几个LE，这样，当被启动时，部分扫描寄存器可工作以在扫描总线上捕捉和输出在工作时钟的一个特定时钟周期内由所选LE仿真的电路元件的信号状态值的记录，其中部分扫描寄存器通过利用与工作时钟成适当比例的扫描时钟而被启动。 | ||
| 搜索关键词： | 仿真 系统 使用 具有 集成 调试 功能 可重构 集成电路 | ||
【主权项】：
一种用在仿真系统中的集成电路，包括：多个逻辑元件(LE)，可重构用以仿真集成电路设计的电路元件，每个元件具有多个输出，其中LE工作后可根据相应地加到LE的多个输入信号产生多个输出信号；以及部分扫描寄存器，用以在扫描总线上捕捉和输出在操作时钟的一个特定时钟周期内由LE的一个所选子集仿真的电路元件的信号状态值的记录；以及与多个LE和部分扫描寄存器耦合的可重构网络，用以在工作时钟的一个特定时钟周期中穷举且可重构地连接部分扫描寄存器至LE的所选子集。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于明导公司，未经明导公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010120084.4/，转载请声明来源钻瓜专利网。
