[发明专利]控制装置与其相关控制方法有效
| 申请号： | 201010121046.0 | 申请日： | 2010-02-02 |
| 公开（公告）号： | CN102142268A | 公开（公告）日： | 2011-08-03 |
| 发明（设计）人： | 蓝仕宏 | 申请（专利权）人： | 慧荣科技股份有限公司 |
| 主分类号： | G11C7/10 | 分类号： | G11C7/10 |
| 代理公司： | 深圳市顺天达专利商标代理有限公司 44217 | 代理人： | 易钊 |
| 地址： | 中国台湾新竹县*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种控制装置，包含有：一第一延迟电路，具有一第一延迟量，用来依据一选择讯号来选择性地延迟一第一输入时钟以及一第二输入时钟中之一以产生一输出时钟至一储存装置；一第二延迟电路，用来对该选择讯号延迟一第二延迟量以产生一第二延迟选择讯号；一第一控制电路，用来依据该第二延迟选择讯号来选择性地存取该储存装置；一第三延迟电路，用来对该选择讯号延迟一第三延迟量以产生一第三延迟选择讯号；以及一第二控制电路，用来依据该第三延迟选择讯号来选择性地存取该储存装置。本发明还涉及一种控制方法。本发明不仅具有较快的反应时间，亦同时克服了时钟突发讯号的问题，提高了一控制电路存取一单端口先进先出存储器的速度。 | ||
| 搜索关键词： | 控制 装置 与其 相关 方法 | ||
【主权项】：
一种控制装置，其特征在于，包含有：一第一延迟电路，具有一第一延迟量，用来依据一选择讯号来选择性地延迟一第一输入时钟以及一第二输入时钟中之一以产生一输出时钟至一储存装置；一第二延迟电路，耦接于该第一延迟电路，用来对该选择讯号延迟一第二延迟量以产生一第二延迟选择讯号；一第一控制电路，操作于该第一输入时钟并耦接于该第二延迟电路，用来依据该第二延迟选择讯号来选择性地存取该储存装置；一第三延迟电路，耦接于该第一延迟电路，用来对该选择讯号延迟一第三延迟量以产生一第三延迟选择讯号；以及一第二控制电路，操作于该第二输入时钟并耦接于该第三延迟电路，用来依据该第三延迟选择讯号来选择性地存取该储存装置。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于慧荣科技股份有限公司，未经慧荣科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010121046.0/，转载请声明来源钻瓜专利网。
