[发明专利]一种利用SOPC实现AVS视频解码的装置及方法无效

专利信息
申请号: 201010124657.0 申请日: 2010-03-16
公开(公告)号: CN101790093A 公开(公告)日: 2010-07-28
发明(设计)人: 王祖强;李风志;徐辉 申请(专利权)人: 山东大学
主分类号: H04N7/26 分类号: H04N7/26;H04N7/50
代理公司: 济南金迪知识产权代理有限公司 37219 代理人: 许德山
地址: 250100 山*** 国省代码: 山东;37
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种利用SOPC实现AVS视频解码的装置及方法,属视频解码领域。装置包括Nios II微处理器等模块。NiosII微处理器模块与DMA控制器等诸模块连接;SDRAM控制器模块与DMA控制器等模块及SDRAM相连接;视频输出控制器模块与SDRAM控制器模块及视频输出模块相连接;DMA控制器模块与AVS协处理模块连接。Nios II微处理器模块进行软件解码控制,AVS协处理模块进行AVS硬件解码,其他模块进行辅助解码,所有模块挂接在总线上封装于FPGA内进行数据交互。本发明软硬件划分合理,模块化设计可更改软件解码流程,挂接其他协处理器核即可支持其它标准的设计,具有高度的扩展性、通用性和灵活性。
搜索关键词: 一种 利用 sopc 实现 avs 视频 解码 装置 方法
【主权项】:
一种利用SOPC实现AVS视频解码的装置,包括DMA控制器模块、Nios II微处理器模块、SDRAM控制器模块、视频输出控制器模块和AVS协处理模块,其特征在于Nios II微处理器模块通过Avalon总线分别与DMA控制器模块、SDRAM控制器模块、视频输出控制器模块和AVS协处理模块连接,完成软件解码;SDRAM控制器模块通过Avalon总线分别与DMA控制器模块、视频输出控制器模块和AVS协处理模块相连接,另外又与SDRAM相连接,实现视频数据的存取控制;视频输出控制器模块通过Avalon总线与SDRAM控制器模块相连接,另外又与视频D/A相连接,负责输出标准格式的视频数据和同步信号;DMA控制器模块通过Avalon总线与SDRAM控制器模块和AVS协处理模块连接,实现视频数据在SDRAM控制器模块与AVS协处理模块之间的快速传输控制;AVS协处理器模块包括VLD模块、IQ模块、IT模块、运动补偿模块、帧内预测和重构模块、环路滤波模块和帧存储模块,完成AVS硬件解码,其中VLD模块分别与IQ模块、运动补偿模块、帧内预测和重构模块相连接,对AVS视频流数据进行可变长哥伦布解码,并将解码后数据发送给IQ模块、运动补偿模块、帧内预测和重构模块;IT模块与IQ模块连接,接收后者传送的反量化数据并进行反变换,并通过一个缓存Buf与帧内预测和重构模块连接,将反变换数据传送给后者;帧内预测和重构模块前面与运动补偿模块相连接,后面与环路滤波模块相连接,完成帧内预测和重构功能;环路滤波模块分别与帧存储模块及运动补偿模块的运动矢量预测子模块相连接,完成环路滤波,帧存储模块负责将解码后数据存入到相应的SDRAM地址中;运动补偿模块包括运动矢量预测、参考像素提取、插值运算三个子模块,这三个子模块依次连接,分别负责完成运动矢量预测、参考像素提取、插值运算功能。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于山东大学,未经山东大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201010124657.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top