[发明专利]自适应基极电流补偿曲率校正的带隙基准源

摘要

带隙基准源被广泛的应用于各种模拟/数模混合集成电路中，基准电压源/电流源的温度稳定性决定了整体电路的性能。三极管的集电极电流密度相等(或成比例)是实现带隙基准的一个基本条件，但由于三极管流控器件的本质属性，发射极-基极电流的分流作用会影响集电极的电流密度，从而影响带隙基准的温度稳定性。针对这个问题，本发明公开了一种利用自适应基极电流补偿技术实现曲率校正的带隙基准源，通过电流补偿确保了三极管的集电极电流密度相等(或成比例)。本发明中的电路由带隙基准核心电路和两组自适应基极电流补偿电路组成。

主权项

一种电路结构，包括：带隙基准核心电路中的三极管具有相同的(或成比例的)电流密度是稳定基准输出的基本要素，利用自适应的电流补偿技术，避免三极管“发射极-基极”电流分流作用的影响，能够有效提高带隙基准电路的温度稳定性；具体的电路形式包括带隙基准核心电路、自适应基极电流补偿电路(1)和自适应基极电流补偿电路(2)三个组成部分，带隙基准核心电路由电流镜(MP0/MP1/MP2)、运算放大器(OP)、三极管(Q0/Q1/Q2)和电阻(R0/R1)组成，其中三极管(Q0/Q2)的结构相同，且发射结面积与三极管(Q1)的发射结面积呈比例关系，PMOS管(MP0/MP1/MP2)的源端接电源，栅端连接运算放大器(OP)的输出，三极管(Q0/Q1/Q2)的基极和集电极均接地，PMOS管(MP0)的漏极连接三极管(Q0)的发射极和运算放大器(OP)的反相输入端，PMOS管(MP1)的漏极连接电阻(R0)的一端和运算放大器(OP)的同相输入端，电阻(R0)的另一端连接到三极管(Q1)的发射极，PMOS管(MP2)的漏极连接到电阻(R1)的一端，并作为基准电压的输出端口，电阻(R1)的另一端连接到三极管(Q2)的发射极；自适应基极电流补偿电路(1)，由PMOS管电流镜(MP4/MP5/MP6)、NMOS管电流镜(MN0/MN1/MN2/MN3)、PMOS管(MP3)和三极管(Q3)组成，其中三极管(Q3)具有与(Q1)相同的结构，PMOS管(MP3/MP4/MP5/MP6)的源端接电源，PMOS管(MP4)的栅漏短接并连接到PMOS管(MP5/MP6)的栅端和NMOS管(MN1)的漏端，PMOS管(MP3)的漏极连接三极管(Q3)的发射极、NMOS管(MN1/MN3)的栅极和PMOS管(MP5)的漏极，PMOS管(MP3)的栅极连接运算放大器(OP)的输出，三极管(Q3)的基极连接NMOS管(MN0/MN2)的栅极和NMOS管(MN3)的漏极，三极管(Q3)的集电极接地，NMOS管(MN0)的漏极连接NMOS管(MN1)的源极，NMOS管(MN2)的漏极连接NMOS管(MN3)的源极，PMOS管(MP6)的漏极连接三极管(Q1)的发射极，NMOS管(MN0/MN2)的源极接地；自适应基极电流补偿电路(2)，由PMOS管电流镜(MP8/MP9/MP10/MP11)、NMOS管电流镜(MN4/MN5/MN6/MN7)、PMOS管(MP7)和三极管(Q4)组成，其中三极管(Q4)具有与(Q0/Q2)相同的结构，PMOS管(MP7/MP8/MP9/MP10/MP11)的源极接电源，PMOS管(MP8)的栅漏短接并连接到PMOS管(MP9/MP10/MP11)的栅端和NMOS管(MN5)的漏端，PMOS管(MP7)的漏端连接三极管(Q4)的发射极、NMOS管(MN5/MN7)的栅极和PMOS管(MP9)的漏极，PMOS管(MP7)的栅极连接运算放大器(OP)的输出端，三极管(Q4)的基极连接NMOS管(MN4/MN6)的栅极和NMOS管(MN7)的漏极，三极管(Q4)的集电极接地，NMOS管(MN4)的漏极连接NMOS管(MN5)的源极，NMOS管(MN6)的漏极连接NMOS管(MN7)的源极，NMOS管(MN4/MN6)的源极接地，PMOS管(MP10)的漏极连接三极管(Q0)的发射极，PMOS管(MP11)的漏极连接三极管(Q2)的发射极，其中所有的PMOS管具有相同的宽长。