[发明专利]半导体集成电路器件的制造方法无效

专利信息
申请号: 201010155938.2 申请日: 2010-04-08
公开(公告)号: CN101866862A 公开(公告)日: 2010-10-20
发明(设计)人: 牧浩;伊势诚 申请(专利权)人: 瑞萨电子株式会社
主分类号: H01L21/50 分类号: H01L21/50;H01L21/56;H01L21/60
代理公司: 北京市金杜律师事务所 11256 代理人: 王茂华;陈宇萱
地址: 日本神*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及一种半导体集成电路器件的制造方法。尽管在管芯键合中在半导体芯片的背表面上提供有粘附剂层,但是层叠处理(主压力键合)需要在管芯键合过程(临时压力键合)之后确保粘附剂层的粘附状态。在这种情况下,通常是通过在加热的同时利用增压部件从上到下按压芯片的背面来进行粘附剂的硬化。显然,由于芯片变得较薄,在通过这种机械增压方法来层叠芯片的层叠处理中,存在各种问题。也即,问题包括悬垂状态下芯片的部分损坏、由弯曲和不均匀增压导致的芯片位置偏移等。本发明是在衬底产品的管芯键合过程中,在对电路衬底上的多个半导体芯片进行层叠和临时压力键合之后,通过静态气压来执行层叠处理。
搜索关键词: 半导体 集成电路 器件 制造 方法
【主权项】:
一种半导体集成电路器件的制造方法,包括步骤:(a)将在其第一主表面上具有多个器件区域的电路衬底引入管芯键合设备;(b)在所述管芯键合设备中,将多个芯片层叠体固定在每个所述器件区域中,每个所述芯片层叠体具有在其上层中的半导体芯片以及其后侧上的粘附剂层,从而将所述芯片层叠体层叠在彼此偏移的相应位置中;以及(c)在步骤(b)之后,在所述管芯键合设备中,在将每个所述芯片层叠体加热到第一温度的状态下,在每个所述芯片层叠体的暴露表面上施加均匀的静态气压。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201010155938.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top