[发明专利]一种基于FPGA的多芯片并行加密方法有效
| 申请号： | 201010159256.9 | 申请日： | 2010-04-28 |
| 公开（公告）号： | CN101854353A | 公开（公告）日： | 2010-10-06 |
| 发明（设计）人： | 张涛;林为民;曾荣;邵志鹏;秦超;陈亚东 | 申请（专利权）人： | 国网电力科学研究院 |
| 主分类号： | H04L29/06 | 分类号： | H04L29/06;H04L9/00;G05B19/05 |
| 代理公司： | 南京知识律师事务所 32207 | 代理人： | 汪旭东 |
| 地址： | 210003 *** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于FPGA的多芯片并行加密方法。主机通过PCI Express接口，将待加密的明文数据送给数据加密卡上的FPGA芯片。由数据加密卡的FPGA芯片把收到的待加密明文编队，根据四个密码芯片的工作状态判断，当有密码芯片处于空闲状态的时候，FPGA芯片就将数据发给空闲的密码芯片，同时设置该密码芯片为工作忙状态。FPGA内的状态机循环判断密码芯片是否完成加密，当密码芯片完成加密后，FPGA从密码芯片内读出加密后的数据，同时将密码芯片设置为空闲状态。FPGA通过PCI Express接口将加密完后的数据传送给主机。本发明可以在不提高密码芯片自身速度的情况下，成倍提高数据加密卡的运算速度。 | ||
| 搜索关键词： | 一种 基于 fpga 芯片 并行 加密 方法 | ||
【主权项】：
一种基于FPGA的多芯片并行加密方法，其特征在于，包括以下步骤：1)主机通过PCI Express接口，将待加密的明文数据送给数据加密卡上的FPGA芯片；2)由数据加密卡上的FPGA芯片把收到的待加密明文编队，根据四个密码芯片的工作状态判断，当有密码芯片处于空闲状态的时候，FPGA芯片就将数据发给空闲的密码芯片，同时设置该密码芯片为工作忙状态；FPGA内的状态机循环判断密码芯片是否完成加密，当密码芯片完成加密后，FPGA从密码芯片内读出加密后的数据，同时将密码芯片设置为空闲状态，为下一次加密做准备；3)FPGA通过PCI Express接口将加密完后的数据传送给主机；4)应用同样的方法，主机将密文送给数据加密卡，由数据加密卡的CPU控制密码芯片解密，可以将解密后的明文返回主机，从而实现数据加解密的功能。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国网电力科学研究院，未经国网电力科学研究院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010159256.9/，转载请声明来源钻瓜专利网。
