[发明专利]制造功率半导体器件的方法

摘要

本发明公开了制造功率半导体器件的方法，于衬底形成较宽沟槽及较窄沟槽，沉积第一栅极材料层，但较宽沟槽未被填满。进行各向同性回蚀刻或各向异性回蚀刻，将位于较宽沟槽内及衬底原始表面上方的第一栅极材料层移除。进行倾角离子注入，于衬底原始表面及较宽沟槽侧壁与底面位置的衬底中形成第一掺杂物层。沉积第二栅极材料层，填满较宽沟槽及较窄沟槽。进行各向异性回蚀刻移除衬底原始表面上方的栅极材料层。进行离子注入，于衬底原始表面的表层中形成第二掺杂物层。将第一掺杂物层及第二掺杂物层的掺杂物驱入衬底，以于衬底中形成基体及形成围绕较宽沟槽底部并与基体相邻的底部轻掺杂层。如此可改善不均匀电场，维持高及稳定的击穿电压。

主权项

一种制造功率半导体器件的方法，包括：提供一衬底，该衬底具有一原始表面与一背面；经由一第一掩模对该衬底进行蚀刻，以形成一第一沟槽及至少一第二沟槽，其中，该第一沟槽的宽度大于该至少一第二沟槽的宽度；于该衬底上全面形成一栅极绝缘层，覆盖该原始表面、及该第一沟槽与该至少一第二沟槽的侧壁及底面；进行一第一沉积工艺，以于该栅极绝缘层上全面形成一第一栅极材料层，其中该第一沟槽未被该第一栅极材料层填满；进行一各向同性或各向异性回蚀刻工艺，以将位于该第一沟槽内及该衬底原始表面上方的该第一栅极材料层移除；全面进行一倾角离子注入工艺，以于该衬底的表层中形成一第一掺杂物层，该衬底的表层包括该衬底位于原始表面的表层及位于该第一沟槽的侧壁与底面位置的表层；进行一第二沉积工艺，以于该衬底上全面形成一第二栅极材料层，其中该第一栅极材料层与该第二栅极材料层合而为一栅极材料层，该栅极材料层填满该第一沟槽及该至少一第二沟槽，并且覆盖该衬底原始表面上的该栅极绝缘层；进行一各向异性回蚀刻工艺，以部分移除该栅极材料层，以露出位于该衬底原始表面上的该栅极绝缘层；全面进行一第一离子注入工艺，以于该衬底原始表面的表层中形成一第二掺杂物层；以及进行一驱入工艺，以将该第一掺杂物层及该第二掺杂物层的掺杂物往该衬底的更深层延伸分布，以于该衬底中形成一基体及形成一围绕该第一沟槽底部并与该基体相邻的底部轻掺杂层。