[发明专利]非循序执行的微处理器及其操作方法有效
| 申请号： | 201010185616.2 | 申请日： | 2010-05-19 |
| 公开（公告）号： | CN102087591A | 公开（公告）日： | 2011-06-08 |
| 发明（设计）人： | 马修·D·戴;罗德尼·E·虎克 | 申请（专利权）人： | 威盛电子股份有限公司 |
| 主分类号： | G06F9/38 | 分类号： | G06F9/38 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 钱大勇 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种非循序执行微处理器，用以减少因储存碰撞而重新执行加载指令的可能性，包括：队列存储器，包括多个项目，每个项目存放用以识别储存指令的来源的信息以及一相依性，上述相依性用以识别上述储存指令为了其储存数据所依附的指令，而上述储存数据的来源用以计算上述储存指令的储存地址；以及暂存器别名表，耦接于队列存储器，暂存器别名表用于依据循序排列的多个指令以产生多个相依性，以便判断上述指令何时能够非循序执行，当暂存器别名表遇到加载指令时，暂存器别名表判断上述加载指令中用以计算其加载地址的来源是否符合于上述队列存储器的项目中上述储存指令的来源，且若符合，则使得上述加载指令共享所符合的储存指令的相依性。 | ||
| 搜索关键词： | 循序 执行 微处理器 及其 操作方法 | ||
【主权项】：
一种非循序执行微处理器，用以减少因储存碰撞而重新执行加载指令的可能性，包括：一队列存储器，包括多个项目，每个上述项目存放用以识别一储存指令的来源的信息以及一相依性，其中上述相依性用以识别上述储存指令为了其储存数据所依附的一指令，而上述储存数据的来源用以计算上述储存指令的一储存地址；以及一暂存器别名表，耦接于上述队列存储器，上述暂存器别名表用于依据循序排列的多个指令以产生多个相依性，以便判断上述指令何时能够非循序执行，其中当上述暂存器别名表遇到一加载指令时，上述暂存器别名表判断上述加载指令中用以计算其加载地址的来源是否符合于上述队列存储器的一项目中上述储存指令的来源，且若符合，则使得上述加载指令共享所符合的储存指令的相依性。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于威盛电子股份有限公司，未经威盛电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010185616.2/，转载请声明来源钻瓜专利网。
- 上一篇：用于体积数据集的多模式显像的方法和设备
- 下一篇：模块化电动汽车
