[发明专利]半导体器件及其制造方法无效
| 申请号： | 201010208867.8 | 申请日： | 2010-06-21 |
| 公开（公告）号： | CN101989591A | 公开（公告）日： | 2011-03-23 |
| 发明（设计）人： | 藤山雄一郎 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | H01L23/485 | 分类号： | H01L23/485;H01L21/3205;H01L21/321;H01L21/60 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华;孟祥海 |
| 地址： | 日本神*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种半导体器件及其制造方法。其目的在于：提供一种通过对柱塞的上表面作出改进就可提高半导体器件电特性方面的可靠性的技术。本发明中的柱塞PLG的上表面呈比接触层间绝缘膜CIL的表面(上表面)还要突出的上凸圆拱形状。也就是说，柱塞PLG的上表面呈上凸的圆拱形状，而且阻挡导体膜BF1的上端部的高度比接触层间绝缘膜CIL的上表面的高度高，并且钨膜WF的上端部的高度比阻挡导体膜BF1的上端部的高度高。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
一种半导体器件，其特征在于，包括：(a)半导体元件，所述半导体元件形成在半导体衬底上；(b)层间绝缘膜，所述层间绝缘膜以覆盖所述半导体元件的方式形成在所述半导体衬底上；(c)柱塞，所述柱塞贯穿所述层间绝缘膜，并与所述半导体元件电连接；以及(d)布线，所述布线形成在所述层间绝缘膜上，并与所述柱塞电连接；其中，所述柱塞具有：(c2)阻挡导体膜，所述阻挡导体膜形成在所述层间绝缘膜上所形成的接触孔的内壁上；(c3)第一导体膜，所述第一导体膜形成在所述阻挡导体膜上，并以填埋所述接触孔的方式形成；所述柱塞的上表面呈从所述层间绝缘膜的上表面突出的上凸圆拱形状，所述阻挡导体膜的上端部的高度比所述层间绝缘膜的上表面高，并且所述第一导体膜的上端部的高度比所述阻挡导体膜的上端部的高度高。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010208867.8/，转载请声明来源钻瓜专利网。
