[发明专利]集成电路元件的形成方法有效
申请号: | 201010212841.0 | 申请日: | 2010-06-12 |
公开(公告)号: | CN102117774A | 公开(公告)日: | 2011-07-06 |
发明(设计)人: | 许光源;李达元;李威养;陶宏远 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L21/8234 | 分类号: | H01L21/8234;H01L21/28 |
代理公司: | 北京市德恒律师事务所 11306 | 代理人: | 陆鑫;高雪琴 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种形成集成电路元件的方法,该方法包括提供基板,具有第一区、第二区、及第三区;以及分别形成第一栅极结构于第一区中、第二栅极结构于第二区中、及第三栅极结构于第三区中。第一、第二及第三栅极结构包括栅极介电层,且栅极介电层分别具有第一厚度、第二厚度、及第三厚度。上述形成第一、第二及第三厚度的栅极介电层的步骤包括当形成第一、第二及第三栅极结构时,形成蚀刻阻挡层于第一、第二及第三区三者中至少一者的栅极介电层上;和/或在形成栅极结构于第一、第二及第三区三者中至少一者中之前,先进行注入工艺于第一、第二及第三区三者中至少一者上。本发明可减少有源区氧化层蚀刻的次数。 | ||
搜索关键词: | 集成电路 元件 形成 方法 | ||
【主权项】:
一种集成电路元件的形成方法,其中集成电路元件包含不同厚度的栅极介电层,包括:提供一基板,该基板具有一第一区、一第二区、及一第三区;形成一第一栅极结构于该第一区中,其中该第一栅极结构包括一具有第一厚度的第一栅极介电层、一阻挡层、及一虚置栅极层;形成一第二栅极结构于该第二区中,其中该第二栅极结构包括一虚置栅极介电层及一虚置栅极层;形成一第三栅极结构于该第三区中,其中该第三栅极结构包括一虚置栅极介电层及一虚置栅极层;移除该第一区、该第二区、及该第三区的该虚置栅极层,以形成开口于该第一栅极结构、该第二栅极结构、及该第三栅极结构中;进行一注入工艺于该第二区;移除该第二栅极结构与该第三栅极结构的该虚置栅极介电层;形成一界面介电层以填入该第二栅极结构与该第三栅极结构的部分开口,其中该第二栅极结构的界面介电层具有一第二厚度,而第三栅极结构的界面介电层具有一第三厚度;以及形成栅极于该第一栅极结构、该第二栅极结构、及该第三栅极结构的开口中。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201010212841.0/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造