[发明专利]CMOS输入缓冲电路有效
| 申请号： | 201010227574.4 | 申请日： | 2010-07-05 |
| 公开（公告）号： | CN101944903A | 公开（公告）日： | 2011-01-12 |
| 发明（设计）人： | 宇都宫文靖 | 申请（专利权）人： | 精工电子有限公司 |
| 主分类号： | H03K19/0185 | 分类号： | H03K19/0185 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 何欣亭;徐予红 |
| 地址： | 日本千叶*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供低电压动作且低消耗电流的CMOS输入缓冲电路。构成为包括：耗尽型NMOS晶体管，其漏极与电源端子VDD连接，栅极与输出端子连接；PMOS晶体管，其源极与耗尽型NMOS晶体管的源极连接，漏极与输出端子连接，栅极与输入端子连接；以及NMOS晶体管，其源极与基准端子GND连接，栅极与输入端子连接，漏极与输出端子连接。 | ||
| 搜索关键词： | cmos 输入 缓冲 电路 | ||
【主权项】：
一种CMOS输入缓冲电路，将对输入端子输入的小于CMOS电平的信号变换为CMOS电平的信号后在输出端子输出，其特征在于包括：被供给CMOS电平的电压的电源端子VDD及基准端子GND；第一耗尽型NMOS晶体管，其漏极与所述电源端子VDD连接，栅极与所述输出端子连接；第一PMOS晶体管，其源极与所述第一耗尽型NMOS晶体管的源极连接，漏极与所述输出端子连接，栅极与所述输入端子连接；以及NMOS晶体管，其源极与所述基准端子GND连接，栅极与所述输入端子连接，漏极与所述输出端子连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于精工电子有限公司，未经精工电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010227574.4/，转载请声明来源钻瓜专利网。
